隨著嵌入式應(yīng)用設(shè)計(jì)復(fù)雜度不斷提升,存儲(chǔ)管理成為嵌入式系統(tǒng)軟硬件設(shè)計(jì)的重點(diǎn)和難點(diǎn)。虛擬存儲(chǔ)技術(shù)是一種基于操作系統(tǒng)的相對(duì)于軟件透明的存儲(chǔ)管理方法,有效簡(jiǎn)化了應(yīng)用軟件的內(nèi)存管理模式,提高程序的可移植性。集成于處理器中的內(nèi)存管理單元是虛擬存儲(chǔ)技術(shù)的硬件基礎(chǔ),但傳統(tǒng)TLB（Translation Look-aside Buffer）設(shè)計(jì)技術(shù)硬件成本高且功耗明顯,是嵌入式處理器設(shè)計(jì)的主要瓶頸。本文重點(diǎn)研究高性能低功耗的嵌入式內(nèi)存管理單元架構(gòu)設(shè)計(jì)的關(guān)鍵技術(shù),主要研究?jī)?nèi)容和創(chuàng)新點(diǎn)包括:1、基于高速緩存資源共享的TLB設(shè)計(jì)技術(shù)。由于TLB與片上高速緩存具有類似的存儲(chǔ)結(jié)構(gòu)和訪問(wèn)模式,本文提出了一種通過(guò)復(fù)用Cache存儲(chǔ)資源的高性能低功耗TLB設(shè)計(jì)方法,消除了傳統(tǒng)方法中TLB存儲(chǔ)器的硬件資源及靜態(tài)功耗,減小了芯核面積。該方法通過(guò)設(shè)立緩存地址映射表,記錄TLB表項(xiàng)在緩存中的地址映射,可有效減少緩存中TLB表項(xiàng)的訪問(wèn)次數(shù),降低動(dòng)態(tài)功耗。2、多進(jìn)程TLB表項(xiàng)共享緩存行窗口的設(shè)計(jì)方法。通過(guò)將緩存行劃分成不同的進(jìn)程窗口,防止進(jìn)程切換時(shí)TLB表項(xiàng)的頻繁替換。充分利用高速緩存的結(jié)構(gòu)特性實(shí)現(xiàn)了TLB表項(xiàng)的動(dòng)態(tài)擴(kuò)展,解決了傳... 

【文章來(lái)源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：93 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
第1章 緒論
    1.1 研究背景與意義
    1.2 嵌入式MMU研究現(xiàn)狀及關(guān)鍵技術(shù)
        1.2.1 Filter-TLB技術(shù)
        1.2.2 Banked-TLB技術(shù)
        1.2.3 支持多種頁(yè)面大小的TLB技術(shù)
        1.2.4 編譯器支持的旁路TLB
        1.2.5 可綜合的兩級(jí)分層TLB技術(shù)
    1.3 嵌入式TLB技術(shù)發(fā)展趨勢(shì)
    1.4 論文的技術(shù)路線與創(chuàng)新點(diǎn)
    1.5 論文的研究基礎(chǔ)
    1.6 論文研究?jī)?nèi)容和組織結(jié)構(gòu)
第2章 內(nèi)存管理單元與片上高速緩存概述
    2.1 片上高速緩存Cache簡(jiǎn)介
        2.1.1 Cache的工作原理
        2.1.2 Cache的分類
        2.1.3 Cache的設(shè)計(jì)要素
        2.1.4 C-CORE Cache設(shè)計(jì)簡(jiǎn)介
    2.2 內(nèi)存管理單元MMU簡(jiǎn)介
        2.2.1 MMU地址轉(zhuǎn)換簡(jiǎn)介
        2.2.2 TLB表項(xiàng)
    2.3 C-CORE內(nèi)存管理單元簡(jiǎn)介
    2.4 本章小結(jié)
第3章 嵌入式內(nèi)存管理單元的設(shè)計(jì)研究
    3.1 高性能低功耗的嵌入式TLB研究設(shè)計(jì)
        3.1.1 復(fù)用高速緩存資源共享的TLB設(shè)計(jì)
        3.1.2 多進(jìn)程共享的TLB緩存行窗口
        3.1.3 TLB表項(xiàng)的動(dòng)態(tài)擴(kuò)展方法
        3.1.4 編碼標(biāo)識(shí)位的TLB加鎖實(shí)現(xiàn)
        3.1.5 動(dòng)態(tài)支持多頁(yè)面的Micro TLB設(shè)計(jì)
    3.2 內(nèi)存管理單元的寄存器編程接口設(shè)計(jì)
    3.3 MMU異常及處理機(jī)制
    3.4 高性能通用協(xié)處理器接口設(shè)計(jì)研究
        3.4.1 通用協(xié)處理器接口專有指令集
        3.4.2 通用協(xié)處理器接口的流水線設(shè)計(jì)
        3.4.3 動(dòng)態(tài)可配置的協(xié)處理器中斷機(jī)制
    3.5 本章小結(jié)
第4章 嵌入式內(nèi)存管理單元的驗(yàn)證
    4.1 MMU驗(yàn)證平臺(tái)簡(jiǎn)介
    4.2 MMU驗(yàn)證流程及主要功能測(cè)試點(diǎn)
    4.3 實(shí)驗(yàn)結(jié)果與分析
    4.4 本章小結(jié)
第5章 總結(jié)與展望
    5.1 論文研究工作總結(jié)
    5.2 今后工作的展望
參考文獻(xiàn)
攻讀學(xué)位期間發(fā)表/錄用的學(xué)術(shù)論文
攻讀學(xué)位期間申請(qǐng)/授權(quán)的發(fā)明專利


【參考文獻(xiàn)】：
期刊論文
[1]面向嵌入式應(yīng)用的內(nèi)存管理單元設(shè)計(jì)[J]. 劉坤杰,游海亮,嚴(yán)曉浪,葛海通.  浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2007(07)
[2]分層式驗(yàn)證平臺(tái)及覆蓋率技術(shù)在SOC上的應(yīng)用[J]. 丁婷婷,申敏.  北京電子科技學(xué)院學(xué)報(bào). 2007(02)
[3]一種低功耗預(yù)比較TLB結(jié)構(gòu)[J]. 侯進(jìn)永,邢座程.  國(guó)防科技大學(xué)學(xué)報(bào). 2006(05)
[4]嵌入式處理器中訪存部件的低功耗設(shè)計(jì)研究[J]. 黃海林,范東睿,許彤,唐志敏.  計(jì)算機(jī)學(xué)報(bào). 2006(05)
[5]基于北大眾志-863 CPU系統(tǒng)芯片的多級(jí)TLB性能研究[J]. 宋傳華,程旭.  電子學(xué)報(bào). 2005(02)

碩士論文
[1]嵌入式處理器內(nèi)存管理單元的設(shè)計(jì)和驗(yàn)證[D]. 游海量.浙江大學(xué) 2006



本文編號(hào)：2941065