數(shù)字信號處理器（Digital Signal Processor, DSP）作為電子系統(tǒng)的核心，已經(jīng)廣泛應(yīng)用到了航天、航空、雷達、通信、家用電器等各個領(lǐng)域。隨著對DSP信號采集和處理的速度及數(shù)據(jù)量的要求越來越高，DSP集成復(fù)雜度也日益增加，使得片上調(diào)試變的越來越困難。如何通過片上調(diào)試系統(tǒng)提高芯片的開發(fā)效率和應(yīng)用質(zhì)量，也成為DSP研制必須考慮的問題。YHFT-Matrix處理器是國防科技大學(xué)自主研制的一款面向軟基站的高性能32位浮點向量DSP。主頻500MHz，采用超長指令字（VLIW）結(jié)構(gòu)，16/32位可變長指令集，最多可并行發(fā)射十條指令。本文針對YHFT-Matrix處理器中支持仿真/調(diào)試功能的指令派發(fā)部件的設(shè)計和優(yōu)化展開研究，主要工作和創(chuàng)新點包括：1、在深入分析YHFT-Matrix體系結(jié)構(gòu)、指令集格式和流水線特性的基礎(chǔ)上，完成了YHFT-Matrix處理器指令派發(fā)部件的設(shè)計和優(yōu)化。該設(shè)計支持跨邊界和旁路取指技術(shù)，支持最大十發(fā)射的16/32位混合指令的派發(fā)。2、提出了一種新型的并行派發(fā)方法，減小了指令派發(fā)給處理器帶來的時序瓶頸。3、根據(jù)YHFT-Matrix存儲資源、指令格式和指令... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題研究背景
        1.1.1 YHFT-Matrix DSP 概述
        1.1.2 YHFT-Matrix 指令派發(fā)部件
        1.1.3 YHFT-Matrix 仿真/調(diào)試機制
    1.2 指令派發(fā)相關(guān)技術(shù)研究
        1.2.1 高性能 DSP 體系結(jié)構(gòu)特征
        1.2.2 與指令派發(fā)相關(guān)的先進 DSP 技術(shù)
    1.3 仿真/調(diào)試相關(guān)技術(shù)研究
        1.3.1 仿真/調(diào)試技術(shù)概述
        1.3.2 調(diào)試技術(shù)的相關(guān)研究
    1.4 課題主要研究的內(nèi)容、目的及意義
    1.5 論文的組織結(jié)構(gòu)
第二章 YHFT-Matrix體系結(jié)構(gòu)與調(diào)試方案
    2.1 YHFT-Matrix 總體結(jié)構(gòu)
    2.2 YHFT-Matrix 指令集
        2.2.1 指令格式
        2.2.2 執(zhí)行包和取指包
    2.3 YHFT-Matrix 指令控制流水線
        2.3.1 基本指令流水線
        2.3.2 分支延遲槽
    2.4 YHFT-Matrix 調(diào)試方案
        2.4.1 仿真/調(diào)試準(zhǔn)則
        2.4.2 基于 JTAG 的仿真/調(diào)試方案
        2.4.3 YHFT-Matrix 仿真/調(diào)試機制
    2.5 本章小結(jié)
第三章 指令派發(fā)部件設(shè)計與優(yōu)化
    3.1 派發(fā)部件的概要分析
        3.1.1 指令派發(fā)部件概述
        3.1.2 指令派發(fā)的編譯器支持
        3.1.3 指令派發(fā)部件總體結(jié)構(gòu)
    3.2 派發(fā)緩沖隊列
        3.2.1 緩沖隊列自移位
        3.2.2 順序執(zhí)行包移位
        3.2.3 分支執(zhí)行包移位
        3.2.4 旁路取指包移位
    3.3 指令的并行派發(fā)
        3.3.1 并行信息分析
        3.3.2 候選指令選擇
        3.2.3 最終指令派發(fā)
    3.4 驗證與綜合
        3.4.1 功能驗證
        3.4.2 邏輯綜合與性能分析
    3.5 本章小結(jié)
第四章 基于 JTAG 的仿真/調(diào)試部件的設(shè)計
    4.1 JTAG 相關(guān)設(shè)計
        4.1.1 JTAG 測試訪問端口
        4.1.2 TAP 控制器
        4.1.3 指令寄存器
        4.1.4 仿真控制寄存器
    4.2 硬件調(diào)試結(jié)構(gòu)
        4.2.1 資源訪問
        4.2.2 流水線控制
        4.2.3 事件統(tǒng)計
    4.3 驗證與測試
Sim 驗證">        4.3.1 NC_Sim 驗證
        4.3.2 FPGA 驗證
        4.3.3 芯片測試
    4.4 本章小結(jié)
第五章 指令派發(fā)部件的流水線調(diào)試支持
    5.1 軟件斷點的實現(xiàn)原理
    5.2 指令派發(fā)對 ET 的硬件支持
        5.2.1 緩沖隊列的生成
        5.2.2 斷點的檢測
        5.2.3 斷點的恢復(fù)
    5.3 流水線中的軟件斷點
        5.3.1 軟件斷點的設(shè)置
        5.3.2 軟件斷點的取消
        5.3.3 軟件斷點的恢復(fù)
    5.4 本章小結(jié)
第六章 總結(jié)及工作展望
    6.1 論文總結(jié)
    6.2 工作展望
致謝
參考文獻
作者在學(xué)期間取得的學(xué)術(shù)成果


【參考文獻】：
期刊論文
[1]可重用片上仿真調(diào)試協(xié)議結(jié)構(gòu)[J]. 劉蓬俠.  微電子學(xué)與計算機. 2011(02)
[2]基于JTAG接口的DSP內(nèi)嵌調(diào)試器設(shè)計[J]. 周磊,毛志剛.  信息技術(shù). 2008(05)
[3]一種提高同時多線程VLIW處理器中取指單元吞吐率的方法[J]. 萬江華,陳書明.  計算機工程與科學(xué). 2007(06)
[4]基于JTAG標(biāo)準(zhǔn)的處理器片上調(diào)試的分析和實現(xiàn)[J]. 金輝,華斯亮,張鐵軍,侯朝煥.  微電子學(xué)與計算機. 2007(06)

博士論文
[1]嵌入式多核處理器在線追蹤調(diào)試與錯誤檢測關(guān)鍵技術(shù)研究[D]. 扈嘯.國防科學(xué)技術(shù)大學(xué) 2007
[2]基于超長指令字處理器的同時多線程關(guān)鍵技術(shù)研究[D]. 萬江華.國防科學(xué)技術(shù)大學(xué) 2006

碩士論文
[1]嵌入式SoC可調(diào)試設(shè)計的研究[D]. 王玥.浙江大學(xué) 2007



本文編號：2940940