在嵌入式應用中,為了滿足小面積低功耗的設計需求,設計了一種支持RISC-V指令集架構(gòu)的微處理器,系統(tǒng)采用2級流水結(jié)構(gòu),實現(xiàn)了RV32IMAC指令集。處理器采用AHB總線作為片上互連總線,可方便調(diào)用外部IP核進行功能拓展。在VCS環(huán)境下驗證了該微處理器的邏輯功能,仿真結(jié)果表明該微處理器能夠正常穩(wěn)定運行。在面積、功耗和性能等方面與蜂鳥E203處理器以及ARM Cortex-M系列處理器進行了對比,該設計比蜂鳥E203處理器面積小了6%,功耗和性能上與Cortex-M0處理器相當。分析結(jié)果表明該處理器較適合在小面積、低功耗的嵌入式應用領(lǐng)域進行開發(fā)。 

【文章來源】：計算機工程與應用. 2020年20期 北大核心

【文章頁數(shù)】：7 頁

【部分圖文】：

科學出版物年增數(shù)量比較

在流水線第一階段，PC取指并訪問指令存儲器，并將取出指令存入IR寄存器。取指階段會完成簡單的譯碼過程（mini-decode），此處的譯碼不需要完整譯出指令的所有信息，而只需要譯出部分指令信息，包括此指令是屬于普通指令還是分支跳轉(zhuǎn)指令以及分支跳轉(zhuǎn)指令的類型和細節(jié)。另外，在第一階段還會對跳轉(zhuǎn)指令進行簡單的分支預測（Simple-BPU），跳轉(zhuǎn)指令類型如表1所示，判斷是否為跳轉(zhuǎn)指令代碼如下：(1）對于帶條件的直接跳轉(zhuǎn)指令，使用靜態(tài)預測（向后跳轉(zhuǎn)預測為需要跳，否則預測為不需要跳），按照指令的定義使用其PC和立即數(shù)表示的offset相加得到其跳轉(zhuǎn)目標地址。

執(zhí)行階段的一個重要功能是維護并解決流水線沖突。為了能夠檢測出長指令（包括load指令、store指令以及乘除法等指令）的RAW和WAW相關(guān)性，本文加入了一個OITF(Outstanding Instructions Track FIFO）模塊，如圖3所示，OITF本質(zhì)上是一個深度為4個表項先入先出的FIFO。在流水線的派遣點，每次派遣一個長指令，則會在OITF中分配一個表項，在這個表項中會存儲該長指令的源操作數(shù)寄存器索引和結(jié)果寄存器索引。在流水線的寫回點，每次按順序?qū)懟匾粋�長指令之后，就會將此指令在OITF中的表項去除，即從其FIFO退出完成任務。在流水線寫回階段，為避免WAW的數(shù)據(jù)相關(guān)性發(fā)生，如果單周期指令和長指令一起寫回，多周期指令寫回的優(yōu)先級更高，因為多周期指令一定在單周期指令之前發(fā)射。

【參考文獻】：
期刊論文
[1]RV32I控制單元設計與實現(xiàn)[J]. 張迅珍,梁青,李濤.  微電子學與計算機. 2018(03)



本文編號：2937468