隨著深亞微米技術(shù)的發(fā)展,嵌入式存儲器在片上系統(tǒng)芯片(SoC)上占有越來越多的比重。由于嵌入式存儲器中晶體管密集,存在高布線密度、高復(fù)雜度和高工作頻率等因素,很容易發(fā)生物理缺陷。因此,研究高效率的測試算法,建立有效地嵌入式存儲器測試方法,對提高芯片成品率,降低芯片生產(chǎn)成本具有十分重要的意義。測試算法是存儲器測試的核心內(nèi)容。算法的推導(dǎo)需要在故障覆蓋率和算法復(fù)雜度上進(jìn)行折衷。因此,如何得到低復(fù)雜度、高故障覆蓋率的算法,是算法研究的難點(diǎn)。同時,存儲器內(nèi)建自測試(MBIST)電路作為附加測試電路,要求具有盡可能小的面積及功耗,而且不能影響存儲器電路的正常工作。本文從單一單元故障和耦合故障的13種存儲器故障類型的研究出發(fā),針對每種故障原語提出對應(yīng)的March測試算法,通過這些測試算法的優(yōu)化合并,推導(dǎo)出65nm工藝要求下的新型March 28算法,新算法可以檢測所有現(xiàn)實(shí)的連接性故障、單一單元故障、耦合故障和數(shù)據(jù)保持故障,并且復(fù)雜度減少12.5%。對于用戶自定義March算法的研究有一定的理論參考價值。之后生成了針對新算法的MBIST電路,在進(jìn)行了優(yōu)化升級之后應(yīng)用于SoC上84個嵌入式存儲器的測試,最... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【部分圖文】：

測試成本與制造成本的變化趨勢

1)基于掃描的可測性設(shè)計(jì)方法隨著集成電路規(guī)模的擴(kuò)大和時序邏輯數(shù)目的增加，依靠時序 ATPG 方法來進(jìn)行測試向量生成所需要的時間將變得不可忍受，同時也會導(dǎo)致故障模擬、故障分析與測試設(shè)備相關(guān)費(fèi)用的增加。一個很自然的想法就是把時序邏輯轉(zhuǎn)化為組合邏輯然后再進(jìn)行測試向量的生成。掃描可測性設(shè)計(jì)的基本思想就是在測試模式下把時序邏輯中的寄存器單元首尾相連形成掃描連，每個掃描單元的狀態(tài)可以通過從掃描輸入端串行輸入數(shù)據(jù)來確定，掃描單元也可以用來捕獲電路內(nèi)部節(jié)點(diǎn)的邏輯值，并通過掃描輸出端來觀測。掃描可測性設(shè)計(jì)前后的電路示意圖如圖 1.2 所示：掃描鏈相當(dāng)于把每個寄存器在測試模式下轉(zhuǎn)化為待測電路的“偽”基本輸入和“偽”基本輸出端，掃描寄存器的輸入輸出與待測電路的基本輸入輸出端有相同的可控制性和可觀測性，大大提高了待測電路內(nèi)部節(jié)點(diǎn)的可控制性和可觀測性，掃描鏈消除了待測電路內(nèi)部的時序邏輯，可以通過組合 ATPG 方法來生成高效的測試向量，有效降低了電路在測試向量生成、故障模擬和故障分析等各方面的費(fèi)用。

嵌入式存儲器測試算法的研究與實(shí)現(xiàn)4八十年代歐洲 IC 制造商組成歐洲聯(lián)合測試行動組（JETAG）來共同解決 PCB 板的測試問題，隨著越來越多的公司加入，歐洲聯(lián)合行動組改名為聯(lián)合測試行動組（JTAG），JTAG 開發(fā)的測試標(biāo)準(zhǔn)被稱為邊界掃描標(biāo)準(zhǔn)（Boundary Scan Standard），IEEE 測試技術(shù)委員會根據(jù)邊界標(biāo)準(zhǔn)也制定了相應(yīng)的板級測試標(biāo)準(zhǔn)——IEEE 1149.1,雖然這兩個標(biāo)準(zhǔn)之間有一定的差別，但通常所說的邊界掃描就是指 IEEE 1149.1。邊界掃描通過在芯片的輸入輸出管腳和內(nèi)部邏輯之間插入邊界掃描單元，并把這些邊界掃描單元依次連成掃描鏈，在正常工作狀態(tài)下邊界掃描單元并不影響芯片的輸入輸出，測試模式下可以通過邊界掃描單元控制或觀測芯片各個管腳的信號。根據(jù)測試標(biāo)準(zhǔn)，不同的芯片中都可以包括相同的可測性設(shè)計(jì)電路，當(dāng)含有邊界掃描電路的芯片集成到 PCB 板上時，可以方便地實(shí)現(xiàn)芯片之間的互聯(lián)測試，芯片與芯片之間的隔離，芯片的自測試等功能。邊界掃描測試標(biāo)準(zhǔn)的制定有利于實(shí)現(xiàn)芯片板級測試的復(fù)用，提高了 PCB 板的測試效率，降低了測試費(fèi)用。

【參考文獻(xiàn)】：
期刊論文
[1]IC測試原理-存儲器和邏輯芯片的測試[J]. 許偉達(dá).  半導(dǎo)體技術(shù). 2006(05)
[2]嵌入式存儲器MBIST設(shè)計(jì)中內(nèi)建自診斷功能研究[J]. 王曉琴,黑勇,吳斌,喬樹山.  電子器件. 2005(04)



本文編號：2931374