發(fā)布時(shí)間：2020-12-21 01:01

　　隨著體系結(jié)構(gòu)的不斷發(fā)展和多任務(wù)嵌入式系統(tǒng)的開發(fā),嵌入式處理器需要提供虛擬內(nèi)存管理的支持,虛擬內(nèi)存管理是通過內(nèi)存管理單元硬件實(shí)現(xiàn)在系統(tǒng)運(yùn)行時(shí)的地址轉(zhuǎn)換和地址空間保護(hù)。嵌入式處理器和通用處理器在內(nèi)存管理單元的性能評(píng)估方面是有很大差別的。首先,嵌入式處理器經(jīng)常運(yùn)用在實(shí)時(shí)系統(tǒng)中,硬件設(shè)計(jì)者比較關(guān)心系統(tǒng)在最差情況下的系統(tǒng)性能。另外,功耗問題也是設(shè)計(jì)高性能嵌入式處理器需要考慮的重要因素。 本文提出了一種設(shè)計(jì)CK·CORE內(nèi)存管理單元的新的方法,CK·CORE是由杭州中天微系統(tǒng)有限公司和浙江大學(xué)合作開發(fā)的32位高性能嵌入式處理器。內(nèi)存管理單元采用兩級(jí)地址轉(zhuǎn)換后備緩沖器結(jié)構(gòu),分別稱為Micro TLB和Joint TLB。Micro TLB和一般的TLB相比,它的結(jié)構(gòu)比較簡(jiǎn)單,而且它的地址轉(zhuǎn)換邏輯經(jīng)過了優(yōu)化。由于地址轉(zhuǎn)換過程很快,所以不需要在處理器流水線增加一級(jí)地址轉(zhuǎn)換過程。為了降低未命中率和功耗,Joint TLB的48個(gè)全相聯(lián)的表項(xiàng)被分為6組,采用了分步訪問的策略,有限狀態(tài)機(jī)在Micro TLB未命中時(shí)根據(jù)最近未使用算法替換Micro TLB的某一個(gè)表項(xiàng)。在Joint TLB未命中時(shí),采用了... 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：64 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題的背景及研究意義
    1.2 虛擬存儲(chǔ)技術(shù)及其研究現(xiàn)狀
        1.2.1 頁表組織
        1.2.2 地址轉(zhuǎn)換后備緩沖器（TLB）
        1.2.3 地址空間保護(hù)和內(nèi)存共享
    1.3 本文所作的工作及內(nèi)容安排
2 CK-CORE體系結(jié)構(gòu)研究
    2.1 總體結(jié)構(gòu)
    2.2 指令流水線
    2.3 高速緩存（Cache）結(jié)構(gòu)
    2.4 協(xié)處理單元（CPO）
    2.5 本章小結(jié)
3 內(nèi)存管理單元的設(shè)計(jì)方法
    3.1 概述
    3.2 微體系結(jié)構(gòu)
    3.3 數(shù)據(jù)通路設(shè)計(jì)
        3.3.1 MMU寄存器組
        3.3.2 TLB表項(xiàng)結(jié)構(gòu)
        3.3.3 Micro TLB
        3.3.4 Joint TLB
    3.4 MMU異常
    3.5 本章小結(jié)和實(shí)現(xiàn)結(jié)果
4 內(nèi)存管理單元的驗(yàn)證流程
    4.1 模塊驗(yàn)證
    4.2 ISA參考模型
    4.3 系統(tǒng)驗(yàn)證
    4.4 本章小結(jié)
結(jié)束語
參考文獻(xiàn)
致謝
附錄：圖表索引


【參考文獻(xiàn)】：
碩士論文
[1]32位MIPS微處理器內(nèi)存管理單元的設(shè)計(jì)[D]. 張新.西安電子科技大學(xué) 2017
[2]功能精確型多核處理器參考模型設(shè)計(jì)[D]. 紀(jì)麗婧.杭州電子科技大學(xué) 2013
[3]64位RISC流核心主流水線的設(shè)計(jì)及優(yōu)化[D]. 趙齊.國(guó)防科學(xué)技術(shù)大學(xué) 2012
[4]嵌入式內(nèi)存管理單元低功耗技術(shù)設(shè)計(jì)研究[D]. 武淑麗.浙江大學(xué) 2011
[5]高性能低功耗嵌入式內(nèi)存管理單元設(shè)計(jì)研究[D]. 徐鴻明.浙江大學(xué) 2010



本文編號(hào)：2928890