隨著信息技術(shù)的高速發(fā)展,微電子工藝技術(shù)的不斷革新和計算機(jī)體系結(jié)構(gòu)理論的完善,嵌入式技術(shù)不斷取得新進(jìn)展,SOPC（System on Programmable Chip）作為SOC和CPLD/FPGA相結(jié)合的一項綜合技術(shù),集合了兩者的優(yōu)點,成為可編程技術(shù)發(fā)展到一定階段的必然產(chǎn)物。對于嵌入式系統(tǒng)產(chǎn)品開發(fā)來說,SOPC技術(shù)縮短了開發(fā)周期,降低了產(chǎn)品開發(fā)的風(fēng)險。Nios II嵌入式處理器是基于SOPC技術(shù)的一個32位軟核微處理器,它是一個可變結(jié)構(gòu)、通用的RISC型嵌入式處理器。整個Nios II系統(tǒng)的設(shè)計過程充分體現(xiàn)了嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計,可重配置,面向用戶,面向應(yīng)用的SOPC技術(shù)設(shè)計思想。除此之外,應(yīng)用與Nios II相關(guān)的集成開發(fā)平臺和輔助開發(fā)工具SOPC Builder使嵌入式設(shè)計者能非常方便地設(shè)計構(gòu)造以處理器為基礎(chǔ)的系統(tǒng),加快Nios II系統(tǒng)的設(shè)計與驗證環(huán)節(jié)的開發(fā)速度,對于嵌入式系統(tǒng)的產(chǎn)品開發(fā)和應(yīng)用,提供了極具優(yōu)勢的支持。本文工作來源于武漢市科技計劃項目“ASIC綜合實驗與應(yīng)用開發(fā)系統(tǒng)研發(fā)”（項目編號:20043007077-19）,本項目的設(shè)計目標(biāo)是針對本科教學(xué)過程中所涉及的計... 

【文章來源】：武漢科技大學(xué)湖北省

【文章頁數(shù)】：76 頁

【學(xué)位級別】：碩士

【部分圖文】：

NiosII微處理器的結(jié)構(gòu)圖

其中帶有液晶顯示的模塊為本文主要論述的 SOPC 開發(fā)模塊：圖 4.1 開發(fā)平臺實物圖4.1 系統(tǒng)設(shè)計概述整個系統(tǒng)的設(shè)計可以分為三個部分，第一部分，就是硬件平臺的設(shè)計，即可以用以運行整個系統(tǒng)的硬件部分，包含了主芯片和外設(shè)芯片以及它們之間的互聯(lián)；第二部分，是根據(jù)系統(tǒng)設(shè)計需求來定制硬件系統(tǒng)，即設(shè)計處理器軟核和相關(guān)外設(shè)的控制邏輯，完成系統(tǒng)的定制；第三部分，移植μClinux 操作系統(tǒng)，并進(jìn)行應(yīng)用程序的編制。第一部分的工作是后面兩個部分的工作的基礎(chǔ)，這里首先對第一部分工作，即硬件平臺的設(shè)計進(jìn)行闡述。在 SOPC 系統(tǒng)設(shè)計中，由于用戶可利用現(xiàn)成的 IP 核或者自行編寫數(shù)字邏輯電路，不必按照傳統(tǒng)的微處理器系統(tǒng)“CPU+ROM+RAM+外設(shè)”的結(jié)構(gòu)來設(shè)計[25]，因此，本設(shè)計中的SOPC 開發(fā)平臺的系統(tǒng)結(jié)構(gòu)如圖 4.2 所示，開發(fā)板的 PCB 版圖設(shè)計利用 Altium Designer[26]工具完成，主要包括以下資源：

圖 4.7 SDRAM 控制器的配置界面在 Nios II IDE 中使用 SDRAM 非常簡單，SDRAM 可以用作 Program memory 或者Read-only data memory，也可以用作 Read/write data memory，在 system library properties 中，設(shè)置 Program memory，Read-only data memory，Read/write data memory，均為 SDRAM 的名字：SDRAM_1。這樣可把所有的數(shù)據(jù)放在 SDRAM 中。各項配置完成以后，生成 Nios II 系統(tǒng)，并搭建系統(tǒng)電路如圖 4.8，利用 C 語言編寫一個簡單的 LED 顯示測試程序，通過 JTAG 口將編譯生成的配置文件下載到 FPGA 中，在 IDE中 Run Hardware 進(jìn)行硬件調(diào)試，可以看到 LED 按照設(shè)計要求顯示輸出，證明系統(tǒng)運行正常。

【參考文獻(xiàn)】：
期刊論文
[1]嵌入式系統(tǒng)軟/硬件協(xié)同設(shè)計技術(shù)綜述[J]. 熊光澤,詹瑾瑜.  計算機(jī)應(yīng)用. 2006(04)
[2]SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計[J]. 唐思章,黃勇.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2005(12)
[3]基于Nios的SOPC系統(tǒng)設(shè)計以及程序引導(dǎo)[J]. 柳一村.  電子技術(shù). 2005(06)
[4]SOPC設(shè)計中的用戶自定義邏輯[J]. 方茁,陳澤文,彭澄廉.  計算機(jī)工程. 2004(17)
[5]軟硬件協(xié)同設(shè)計方法的研究[J]. 趙川,徐濤,孫曉光.  計算機(jī)工程與設(shè)計. 2003(07)
[6]用戶可重構(gòu)系統(tǒng)芯片—U-SoC[J]. 李麗,何書專,許居衍,宋宇鯤.  電子產(chǎn)品世界. 2003(Z1)
[7]SoC芯片設(shè)計方法及標(biāo)準(zhǔn)化[J]. 章立生,韓承德.  計算機(jī)研究與發(fā)展. 2002(01)
[8]關(guān)于嵌入式應(yīng)用開發(fā)技術(shù)[J]. 蔡建平.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2001(03)



本文編號：2918288