本研究以高性能網(wǎng)絡(luò)處理器設(shè)計(jì)為研究背景對RISC處理器的基礎(chǔ)理論和一般構(gòu)架進(jìn)行詳盡的研究。在此基礎(chǔ)上對一種開源處理器OpenRISC1200的設(shè)計(jì)代碼進(jìn)行了研究和驗(yàn)證。論文首先對網(wǎng)絡(luò)處理器技術(shù)做出了簡單的介紹,并對其內(nèi)部的關(guān)鍵處理單元微引擎處理器的架構(gòu)進(jìn)行了討論。指出了微引擎和普通RISC處理器在架構(gòu)上的異同。接著作者詳細(xì)介紹了RISC處理器設(shè)計(jì)中一些基礎(chǔ)且關(guān)鍵的技術(shù),對處理器內(nèi)的流水線,冒險處理,存儲體系等都進(jìn)行了學(xué)習(xí)。為了能對RISC處理器設(shè)計(jì)具有更深入直觀的理解,筆者開始對一種開放源代碼的RISC處理器OpenRISC1200進(jìn)行了詳盡的研究,對該處理器的整體架構(gòu),各個單元模塊,具體的VerilogHDL設(shè)計(jì)代碼等進(jìn)行了研究和學(xué)習(xí),并對該處理器內(nèi)的關(guān)鍵設(shè)計(jì)單元和處理核進(jìn)行了軟件仿真。最終掌握了該處理器的模塊構(gòu)架和具體設(shè)計(jì)實(shí)現(xiàn)技術(shù)。接著筆者對該處理器前端設(shè)計(jì)中的功能模塊進(jìn)行了測試,即將該處理器的設(shè)計(jì)代碼進(jìn)行綜合并下載到FPGA硬件電路中運(yùn)行,用以驗(yàn)證該處理器功能的正確性。筆者設(shè)計(jì)了對處理器進(jìn)行驗(yàn)證的系統(tǒng)環(huán)境,將OpenRISC1200處理器和其他驗(yàn)證系統(tǒng)需要的功能單元組合成可調(diào)試觀... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：73 頁

【學(xué)位級別】：碩士

【部分圖文】：

一般的處理器架構(gòu)圖

微處理器在進(jìn)入后 RISC 時代以度來換取的。這種以復(fù)雜度換取性能的做的發(fā)展似乎也正在處于一個轉(zhuǎn)折點(diǎn)，似乎個項(xiàng)目應(yīng)該緊密關(guān)注和思考的。些技術(shù)和特點(diǎn)，筆者將在后續(xù)的章節(jié)進(jìn)行實(shí)際的 OpenRISC1200 處理器進(jìn)行參照和分2.2 網(wǎng)絡(luò)處理器及微引擎架構(gòu)能網(wǎng)絡(luò)處理器的設(shè)計(jì)，因此有必要將網(wǎng)絡(luò)以求對課題的整體理解和把握。網(wǎng)絡(luò)處理部集成有專門為網(wǎng)絡(luò)處理而進(jìn)行優(yōu)化設(shè)計(jì)令集、特殊功能單元，滿足高速分組數(shù)據(jù)帶化。完全可編程的處理模式提供了靈活的標(biāo)準(zhǔn)、服務(wù)、應(yīng)用，滿足網(wǎng)絡(luò)業(yè)務(wù)多樣化

OpenRISC1200 處理器的研究與驗(yàn)證通過軟件進(jìn)行編程開發(fā)，因此其開發(fā)周期大大低于一款相同功能的 AISC 芯品開發(fā)周期和成本比較低；網(wǎng)絡(luò)處理器由于要面對網(wǎng)絡(luò)業(yè)務(wù)進(jìn)行處理因此直成有一些高速的通信接口，這也大大簡化了板級系統(tǒng)的設(shè)計(jì)；網(wǎng)絡(luò)處理器一具有較高的處理速率，以保證對高速數(shù)據(jù)業(yè)務(wù)和數(shù)據(jù)包的實(shí)時處理。根據(jù)網(wǎng)理器的特點(diǎn)和國外一些網(wǎng)絡(luò)處理器的構(gòu)架思想，我校設(shè)計(jì)了西電網(wǎng)絡(luò)處理器下簡要介紹該處理器的主體構(gòu)架和工作原理。

【參考文獻(xiàn)】：
期刊論文
[1]在OpenRISC中實(shí)現(xiàn)CRC32并行計(jì)算[J]. 朱立標(biāo),邱智亮.  電子科技. 2006(09)
[2]基于OR1200的嵌入式SoPC硬件平臺設(shè)計(jì)[J]. 孫愷,魏洪興,陳友東.  電子技術(shù)應(yīng)用. 2005(06)



本文編號：2915041