片上多線程(Chip Multithreading,CMT)體系結(jié)構(gòu)中,多個線程通過共享并競爭處理器上的多種硬件資源來提高資源利用率及性能,片上資源分配問題因此成為CMT的核心問題。前人從不同的角度對多線程體系結(jié)構(gòu)進(jìn)行了卓有成效的研究,但是在多線程如何相互配合著使用資源方面所做甚少,對于線程間的“互補(bǔ)性”缺乏有意識的挖掘,因此依然存在著資源利用效率不高、線程協(xié)同調(diào)度選擇不合適等問題,同時很難做到更深度地開發(fā)和利用多線程的性能潛力。針對上述問題,本文采用理論分析與大量實(shí)驗(yàn)相結(jié)合的方法,從線程對資源的實(shí)際需求出發(fā)對線程間的互補(bǔ)性進(jìn)行深入研究。具體內(nèi)容如下:首先,針對以往研究只關(guān)注特定流水段或特定資源而忽視資源配置對性能影響的現(xiàn)象,本文以取指隊(duì)列(Instruction Fetch Queue,IFQ)為例對存儲類資源的配置進(jìn)行研究,揭示資源的不恰當(dāng)配置會對處理器整體性能造成負(fù)面影響,并分析了多種資源間的關(guān)聯(lián)性及性能受影響的深層原因。在獲取線程對資源的需求的過程中,本文首先提取了不同程序中較為典型的程序段,然后以重命名寄存器文件(Rename Register File, RRF)為例進(jìn)行不... 

【文章來源】：沈陽航空航天大學(xué)遼寧省

【文章頁數(shù)】：65 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景
    1.2 CMT 體系結(jié)構(gòu)概述
        1.2.1 同時多線程
        1.2.2 單芯片多處理器
        1.2.3 SMT 和CMP 的比較
    1.3 CMT 處理器的資源利用問題
        1.3.1 國內(nèi)外研究現(xiàn)狀
        1.3.2 局限性分析
    1.4 論文主要工作
    1.5 論文結(jié)構(gòu)安排
第2章 資源配置對單個線程性能的影響
    2.1 相關(guān)的研究及其局限性分析
        2.1.1 流水線的相關(guān)研究
        2.1.2 存在的局限性
    2.2 模擬實(shí)驗(yàn)及結(jié)果分析
        2.2.1 實(shí)驗(yàn)環(huán)境與設(shè)置
        2.2.2 實(shí)驗(yàn)結(jié)果與分析
    2.3 小結(jié)
第3章 線程對資源的依賴特征的研究
    3.1 線程段切片的運(yùn)行特征
    3.2 線程對重命名寄存器文件的依賴特征曲線
        3.2.1 依賴特征曲線的提出
        3.2.2 依賴特征曲線的擬合
    3.3 線程對資源的最大需求
    3.4 小結(jié)
第4章 理想的性能/公平性最大化資源分配策略
    4.1 現(xiàn)有的資源分配策略分析
    4.2 一種理想的性能最大化資源分配策略（MP）
        4.2.1 對于“理想”的解釋
        4.2.2 MP 策略基本思想
    4.2 一種理想的公平性最大化資源分配策略（MF）
    4.3 運(yùn)行方式和實(shí)現(xiàn)代價分析
    4.4 模擬實(shí)驗(yàn)與結(jié)果分析
        4.4.1 實(shí)驗(yàn)環(huán)境與設(shè)置
        4.4.2 實(shí)驗(yàn)結(jié)果與分析
    4.5 小結(jié)
第5章 多線程資源利用互補(bǔ)性的評價
    5.1 不同資源分配策略中資源的實(shí)際分配情況
    5.2 資源利用互補(bǔ)性概念及評測方法
        5.2.1 互補(bǔ)性的概念
        5.2.2 互補(bǔ)性的評測方法
    5.3 不同資源分配策略下不同線程組合的互補(bǔ)性分析
    5.4 小結(jié)
結(jié)論
參考文獻(xiàn)
致謝
攻讀碩士期間發(fā)表（含錄用）的學(xué)術(shù)論文與參加的科研工作


【參考文獻(xiàn)】：
期刊論文
[1]龍芯2號處理器的同時多線程設(shè)計(jì)[J]. 李祖松,許先超,胡偉武,唐志敏.  計(jì)算機(jī)學(xué)報(bào). 2009(11)
[2]基于線程感知寄存器重命名的SMT處理器資源分配[J]. 楊華,崔剛,劉宏偉,楊孝宗.  計(jì)算機(jī)學(xué)報(bào). 2008(05)
[3]公平運(yùn)行同時多線程處理器中的線程[J]. 孫彩霞,張民選.  電子學(xué)報(bào). 2008(02)
[4]使用取指策略控制同時多線程處理器中個體線程的性能[J]. 孫彩霞,張民選.  計(jì)算機(jī)學(xué)報(bào). 2008(02)
[5]CMT模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 楊華,崔剛,吳智博,劉宏偉.  計(jì)算機(jī)工程. 2007(19)
[6]兩級分配多可用重命名寄存器[J]. 楊華,崔剛,劉宏偉,楊孝宗.  計(jì)算機(jī)學(xué)報(bào). 2006(10)
[7]基于多個取指優(yōu)先級的同時多線程處理器取指策略[J]. 孫彩霞,張民選.  電子學(xué)報(bào). 2006(05)

博士論文
[1]多核處理器的訪存模擬與優(yōu)化技術(shù)研究[D]. 高翔.中國科學(xué)技術(shù)大學(xué) 2007
[2]片上多線程體系結(jié)構(gòu)資源分配策略的研究[D]. 楊華.哈爾濱工業(yè)大學(xué) 2006
[3]單芯片多處理器關(guān)鍵技術(shù)的研究與實(shí)現(xiàn)[D]. 魯建壯.國防科學(xué)技術(shù)大學(xué) 2005
[4]線程級并行的硬件技術(shù)研究[D]. 朱霞.西北工業(yè)大學(xué) 2003



本文編號：2910791