靜態(tài)隨機訪問存儲器(SRAM，Static Random Access Memory)是一種無需刷新、以隨機順序來讀寫存儲單元的半導體存儲器。由于其高速、低功耗的特點，SRAM被廣泛地應用于高性能微處理器和各類消費電子產(chǎn)品中。通常認為，SRAM屬于易失性半導體存儲器。當電源移開時，存儲器中數(shù)據(jù)表征的信息會隨之消失。然而近年來，關于掉電后SRAM中存在數(shù)據(jù)殘留的事實被不斷地報道和探究，而且使用特殊方式可以將殘留的數(shù)據(jù)恢復或者讀取出來。在實際應用中，這給SRAM及其系統(tǒng)的安全性構成一定威脅。本論文將全面深入地論述SRAM中數(shù)據(jù)殘留的安全策略設計與實現(xiàn)。 首先，論述了各種具有代表性的針對SRAM進行的物理攻擊方法，研究了各自的攻擊原理。接著，基于半導體物理與器件理論和實驗數(shù)據(jù)，給出了SRAM中數(shù)據(jù)殘留的物理解釋，以此為安全策略的設計提供理論基礎。 其次，對基于清零和改寫兩種安全策略的SRAM體系結構，片上能量獲取、存儲、轉(zhuǎn)換系統(tǒng)，以及低壓、高效率電荷泵升壓電路等的核心關鍵技術進行了研究與設計。針對掉電后SRAM中數(shù)據(jù)殘留采用的不同安全策略需要不同的系統(tǒng)架構和功能模塊，本論文對應用各類安全策略的SRAM結構及其中的低功耗掉電檢測、低損耗電源選擇、清零陣列和改寫陣列等安全電路的結構進行了研究與設計。 提出了一種能實現(xiàn)片上能量獲取、存儲、轉(zhuǎn)換的全集成電源系統(tǒng)，為掉電后的SRAM提供進行安全操作所需的能量。該系統(tǒng)采用電容存儲電荷的方式積蓄能量，避免了電感儲能方式帶來的電磁干擾，減小了存儲元件的寄生電阻。利用電荷泵升壓電路提高存儲電容的電壓，有效的增加了存儲能量；同時，掉電后的電荷泵升壓電路反向截至能防止能量從存儲電容瀉放回到地。此外，該系統(tǒng)還集成了適用于片上電源系統(tǒng)的線性調(diào)整器，研究了準掉電模式下線性調(diào)整器的電特性，實現(xiàn)了將存儲電容的能量高效的轉(zhuǎn)換給安全電路。最后，基于Huahong-NEC(HHNEC)0.25μm CMOS工藝，結合不同策略下的SRAM架構，給出了片上電源系統(tǒng)參數(shù)設計的最優(yōu)化方法。 為了避免攻擊者將安全電路拆卸掉，研究了低壓、高效率、全集成電荷泵升壓電路的關鍵技術。建立了電荷泵電路的效率與時鐘控制信號的交疊量模型，提出了能獲得最高效率的最優(yōu)時鐘控制策略。對于四相位Dickson電荷泵而言，最優(yōu)的時鐘交疊量范圍是設計成時鐘控制信號周期的3％到6％，這樣能實現(xiàn)至多8％的效率提高。最后，基于廉價的P襯N阱CMOS工藝，綜合四相位Dickson電荷泵和Doubler電荷泵的優(yōu)點，采用復合開關管技術，提出了一種新穎的、高效率全PMOS電荷泵升壓電路。 在論文的最后，基于HHNEC 0.25μm 1P5M CMOS工藝，實現(xiàn)了兩款應用不同安全策略的SRAM芯片，并結合對數(shù)據(jù)殘留進行低溫冷凍物理攻擊的原理進行驗證。驗證結果顯示：采用兩套安全策略的SRAM均能實現(xiàn)對殘留數(shù)據(jù)的清除和改寫，具有預防利用數(shù)據(jù)殘留進行物理攻擊的能力。和傳統(tǒng)的SRAM相比，工作功耗增加了4％和5％，而讀寫操作和傳統(tǒng)SRAM是一樣的。
【學位單位】：華中科技大學
【學位級別】：博士
【學位年份】：2009
【中圖分類】：TP333
【部分圖文】：

華中科技大學博士學位論文高，壽命越短。.4MOS電容MOS電容在半導體器件物理中占有極其重要的地位，它是研究半導體表面特用的器件之一。以下幾小節(jié)首先討論理想情況下MOS電容的特性，接著再延金屬和半導體功函數(shù)差的情況，界面陷阱，氧化層電荷等非理想情況下的特性對于理解數(shù)據(jù)殘留的物理成因是有意的【‘9]。V

ContaCt伍)(b)圖2一 1Mos電容(a)透視結構(b)剖面結構MOS電容的透視結構如圖2一1(a)所示，圖2一1偽)為其剖面結構。其中d為柵氧化層的厚度，V為施于金屬極板上的電壓。這里的討論做如下規(guī)定:當金屬極板相對于歐姆接觸為正偏壓時，V取正值;當金屬極板相對于歐姆接觸為負偏壓時，V取負值。一!FC EEE一女一一t一~一一)-份//////////份少今/Ev附尸//呂通llwe...eel少︺….!r!官，戶/Metsl尸一勿peSemiconduetorO姐de圖2一 2V=O時，理想P型半導體MOS電容的能帶圖

華中科技大學博士學位論文圖2一2為理想P型MOS電容在偏壓V=0時的能帶圖。功函數(shù) (workfunction)定義為費米能級(Fermilevel)與真空能級之間的能量差值。圖2一2中的叮為電子親和力 (electronaffiinty)，定義為半導體中導帶邊緣能級與真空能級之間的能量差值，而q帥為費米能級EF與本征費米能級EFi的能級差值[’9]。為了理解MOS電容中半導體表面狀態(tài)與外加電壓間的關系，做如下簡化假設:(l)在零偏壓時，金屬功函數(shù)q九與半導體功函數(shù)q璐的能級差為零，則功函數(shù)差q汽為零。換句話說，在零偏壓時能帶是平的(稱為平帶狀況)。(2)在任意的偏壓下，MOS電容中的電荷僅位于半導體之中，且與金屬極板的表面電荷極性相反
【引證文獻】

相關碩士學位論文 前1條

1 曹勇;基于FPGA的安全SRAM的測試系統(tǒng)的研究與設計[D];華中科技大學;2010年

本文編號：2893352