靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM，Static Random Access Memory)是一種無(wú)需刷新、以隨機(jī)順序來(lái)讀寫存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器。由于其高速、低功耗的特點(diǎn)，SRAM被廣泛地應(yīng)用于高性能微處理器和各類消費(fèi)電子產(chǎn)品中。通常認(rèn)為，SRAM屬于易失性半導(dǎo)體存儲(chǔ)器。當(dāng)電源移開時(shí)，存儲(chǔ)器中數(shù)據(jù)表征的信息會(huì)隨之消失。然而近年來(lái)，關(guān)于掉電后SRAM中存在數(shù)據(jù)殘留的事實(shí)被不斷地報(bào)道和探究，而且使用特殊方式可以將殘留的數(shù)據(jù)恢復(fù)或者讀取出來(lái)。在實(shí)際應(yīng)用中，這給SRAM及其系統(tǒng)的安全性構(gòu)成一定威脅。本論文將全面深入地論述SRAM中數(shù)據(jù)殘留的安全策略設(shè)計(jì)與實(shí)現(xiàn)。 首先，論述了各種具有代表性的針對(duì)SRAM進(jìn)行的物理攻擊方法，研究了各自的攻擊原理。接著，基于半導(dǎo)體物理與器件理論和實(shí)驗(yàn)數(shù)據(jù)，給出了SRAM中數(shù)據(jù)殘留的物理解釋，以此為安全策略的設(shè)計(jì)提供理論基礎(chǔ)。 其次，對(duì)基于清零和改寫兩種安全策略的SRAM體系結(jié)構(gòu)，片上能量獲取、存儲(chǔ)、轉(zhuǎn)換系統(tǒng)，以及低壓、高效率電荷泵升壓電路等的核心關(guān)鍵技術(shù)進(jìn)行了研究與設(shè)計(jì)。針對(duì)掉電后SRAM中數(shù)據(jù)殘留采用的不同安全策略需要不同的系統(tǒng)架構(gòu)和功能模塊，本論文對(duì)應(yīng)用各類安全策略的SRAM結(jié)構(gòu)及其中的低功耗掉電檢測(cè)、低損耗電源選擇、清零陣列和改寫陣列等安全電路的結(jié)構(gòu)進(jìn)行了研究與設(shè)計(jì)。 提出了一種能實(shí)現(xiàn)片上能量獲取、存儲(chǔ)、轉(zhuǎn)換的全集成電源系統(tǒng)，為掉電后的SRAM提供進(jìn)行安全操作所需的能量。該系統(tǒng)采用電容存儲(chǔ)電荷的方式積蓄能量，避免了電感儲(chǔ)能方式帶來(lái)的電磁干擾，減小了存儲(chǔ)元件的寄生電阻。利用電荷泵升壓電路提高存儲(chǔ)電容的電壓，有效的增加了存儲(chǔ)能量；同時(shí)，掉電后的電荷泵升壓電路反向截至能防止能量從存儲(chǔ)電容瀉放回到地。此外，該系統(tǒng)還集成了適用于片上電源系統(tǒng)的線性調(diào)整器，研究了準(zhǔn)掉電模式下線性調(diào)整器的電特性，實(shí)現(xiàn)了將存儲(chǔ)電容的能量高效的轉(zhuǎn)換給安全電路。最后，基于Huahong-NEC(HHNEC)0.25μm CMOS工藝，結(jié)合不同策略下的SRAM架構(gòu)，給出了片上電源系統(tǒng)參數(shù)設(shè)計(jì)的最優(yōu)化方法。 為了避免攻擊者將安全電路拆卸掉，研究了低壓、高效率、全集成電荷泵升壓電路的關(guān)鍵技術(shù)。建立了電荷泵電路的效率與時(shí)鐘控制信號(hào)的交疊量模型，提出了能獲得最高效率的最優(yōu)時(shí)鐘控制策略。對(duì)于四相位Dickson電荷泵而言，最優(yōu)的時(shí)鐘交疊量范圍是設(shè)計(jì)成時(shí)鐘控制信號(hào)周期的3％到6％，這樣能實(shí)現(xiàn)至多8％的效率提高。最后，基于廉價(jià)的P襯N阱CMOS工藝，綜合四相位Dickson電荷泵和Doubler電荷泵的優(yōu)點(diǎn)，采用復(fù)合開關(guān)管技術(shù)，提出了一種新穎的、高效率全PMOS電荷泵升壓電路。 在論文的最后，基于HHNEC 0.25μm 1P5M CMOS工藝，實(shí)現(xiàn)了兩款應(yīng)用不同安全策略的SRAM芯片，并結(jié)合對(duì)數(shù)據(jù)殘留進(jìn)行低溫冷凍物理攻擊的原理進(jìn)行驗(yàn)證。驗(yàn)證結(jié)果顯示：采用兩套安全策略的SRAM均能實(shí)現(xiàn)對(duì)殘留數(shù)據(jù)的清除和改寫，具有預(yù)防利用數(shù)據(jù)殘留進(jìn)行物理攻擊的能力。和傳統(tǒng)的SRAM相比，工作功耗增加了4％和5％，而讀寫操作和傳統(tǒng)SRAM是一樣的。
【學(xué)位單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位年份】：2009
【中圖分類】：TP333
【部分圖文】：

華中科技大學(xué)博士學(xué)位論文高，壽命越短。.4MOS電容MOS電容在半導(dǎo)體器件物理中占有極其重要的地位，它是研究半導(dǎo)體表面特用的器件之一。以下幾小節(jié)首先討論理想情況下MOS電容的特性，接著再延金屬和半導(dǎo)體功函數(shù)差的情況，界面陷阱，氧化層電荷等非理想情況下的特性對(duì)于理解數(shù)據(jù)殘留的物理成因是有意的【‘9]。V

ContaCt伍)(b)圖2一 1Mos電容(a)透視結(jié)構(gòu)(b)剖面結(jié)構(gòu)MOS電容的透視結(jié)構(gòu)如圖2一1(a)所示，圖2一1偽)為其剖面結(jié)構(gòu)。其中d為柵氧化層的厚度，V為施于金屬極板上的電壓。這里的討論做如下規(guī)定:當(dāng)金屬極板相對(duì)于歐姆接觸為正偏壓時(shí)，V取正值;當(dāng)金屬極板相對(duì)于歐姆接觸為負(fù)偏壓時(shí)，V取負(fù)值。一!FC EEE一女一一t一~一一)-份//////////份少今/Ev附尸//呂通llwe...eel少︺….!r!官，戶/Metsl尸一勿peSemiconduetorO姐de圖2一 2V=O時(shí)，理想P型半導(dǎo)體MOS電容的能帶圖

華中科技大學(xué)博士學(xué)位論文圖2一2為理想P型MOS電容在偏壓V=0時(shí)的能帶圖。功函數(shù) (workfunction)定義為費(fèi)米能級(jí)(Fermilevel)與真空能級(jí)之間的能量差值。圖2一2中的叮為電子親和力 (electronaffiinty)，定義為半導(dǎo)體中導(dǎo)帶邊緣能級(jí)與真空能級(jí)之間的能量差值，而q帥為費(fèi)米能級(jí)EF與本征費(fèi)米能級(jí)EFi的能級(jí)差值[’9]。為了理解MOS電容中半導(dǎo)體表面狀態(tài)與外加電壓間的關(guān)系，做如下簡(jiǎn)化假設(shè):(l)在零偏壓時(shí)，金屬功函數(shù)q九與半導(dǎo)體功函數(shù)q璐的能級(jí)差為零，則功函數(shù)差q汽為零。換句話說(shuō)，在零偏壓時(shí)能帶是平的(稱為平帶狀況)。(2)在任意的偏壓下，MOS電容中的電荷僅位于半導(dǎo)體之中，且與金屬極板的表面電荷極性相反
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 曹勇;基于FPGA的安全SRAM的測(cè)試系統(tǒng)的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

本文編號(hào)：2893352