隨著并行計(jì)算機(jī)的發(fā)展,特別是片上多處理器CMP(Chip MultiProcessor),又通稱為多核處理器的出現(xiàn),人們逐漸認(rèn)識(shí)到并行計(jì)算加速應(yīng)用的重要性,但是普及并行計(jì)算主要受到并行編程復(fù)雜和高性能計(jì)算機(jī)價(jià)格昂貴等方面因素的制約。本文研究工作分為兩個(gè)部分:一是研究多核下事務(wù)存儲(chǔ)并行編程技術(shù),從而減輕并行編程難度;二是優(yōu)化首臺(tái)國(guó)產(chǎn)萬(wàn)億次高性能計(jì)算機(jī)KD-50-I的軟件庫(kù)(數(shù)學(xué)庫(kù)和通信庫(kù)),以利于低功耗、低價(jià)位的國(guó)產(chǎn)高性能機(jī)推廣普及。本文主要研究?jī)?nèi)容和貢獻(xiàn)與創(chuàng)新是: 1.基于事務(wù)存儲(chǔ)執(zhí)行的并行編程模型 討論了未來多核體系結(jié)構(gòu)上基于事務(wù)存儲(chǔ)執(zhí)行的并行編程技術(shù),實(shí)現(xiàn)了編寫事務(wù)存儲(chǔ)執(zhí)行程序框架的軟件庫(kù),通過提供一系列開始、提交和終止等事務(wù)執(zhí)行程序接口,以詳細(xì)和直觀的方式對(duì)源代碼實(shí)現(xiàn)事務(wù)相關(guān),從而對(duì)新型軟件事務(wù)存儲(chǔ)算法和技術(shù)的驗(yàn)證,以及硬件事務(wù)存儲(chǔ)執(zhí)行平臺(tái)的設(shè)計(jì)具有指導(dǎo)意義。 2.擴(kuò)充OpenMP支持事務(wù)存儲(chǔ)執(zhí)行功能 雖然OpenMP是多核體系結(jié)構(gòu)上的流行多線程并行編程模型,但是OpenMP編譯器不檢查數(shù)據(jù)相關(guān)性、訪問沖突和其他可能導(dǎo)致程序錯(cuò)誤執(zhí)行的問題,這些問題傳統(tǒng)上完全依賴用戶使用鎖機(jī)制來保證程序的正確性。鎖機(jī)制的并行編程中存在并行程序效率和并行編程難度的矛盾。粒度大的鎖機(jī)制編程容易,可應(yīng)用的并行性挖掘比較差;粒度小的鎖機(jī)制應(yīng)用的并行性挖掘較好,可編程難度大,容易帶來優(yōu)先權(quán)倒置、死鎖和鎖護(hù)航等問題。本文通過擴(kuò)充OpenMP支持事務(wù)存儲(chǔ)執(zhí)行功能,可有效緩解OpenMP并行編程中并行程序效率和并行編程難度之間矛盾。 3.多核下事務(wù)存儲(chǔ)執(zhí)行并行加速串行二進(jìn)制程序 歷史遺留無源碼的二進(jìn)制代碼由于多是單線程串行程序,無法充分利用到現(xiàn)有多核處理器計(jì)算資源。若想在多核下得到性能的提升,可以通過反編譯得到偽代碼,然后對(duì)偽代碼多線程并行化。其主要困難是:一是反編譯對(duì)數(shù)據(jù)類型和復(fù)雜控制流恢復(fù)很困難,得到的偽代碼可讀性很差;二是程序并行化時(shí)分析程序的數(shù)據(jù)相關(guān)性很難,分析可讀性差的偽代碼更難。提出反編譯二進(jìn)制代碼到中間代碼,然后利用事務(wù)存儲(chǔ)執(zhí)行原理,對(duì)中間代碼并行投機(jī)多線程編譯,(假定線程間的依賴關(guān)系不存在,放松對(duì)編譯器的限制,選擇可以投機(jī)并行執(zhí)行的部分并行執(zhí)行)。通過沖突檢測(cè)和事務(wù)撤銷機(jī)制,保證即使依賴存在,對(duì)程序結(jié)果的正確性也沒有影響。從而解決了以往反編譯得到的偽代碼的信息不完整和并行編譯器保守的問題,更充分的挖掘了二進(jìn)制程序的潛在并行性。 4.首臺(tái)國(guó)產(chǎn)萬(wàn)億次機(jī)KD-50-I的數(shù)學(xué)庫(kù)和通信庫(kù)優(yōu)化 國(guó)產(chǎn)萬(wàn)億次機(jī)KD-50-I具有低功耗、低占地面積、高計(jì)算密度三大特點(diǎn),對(duì)未來研制國(guó)產(chǎn)千萬(wàn)億次計(jì)算機(jī)系統(tǒng)及提高其自主創(chuàng)新性具有示范作用。本文針對(duì)萬(wàn)億次機(jī)節(jié)點(diǎn)使用的龍芯2F處理器支持乘加指令和四發(fā)射流水線的特點(diǎn),采用循環(huán)展開和指令調(diào)度提高指令的并行性,以及采用預(yù)取減小訪問內(nèi)存的開銷等技術(shù)優(yōu)化了數(shù)學(xué)庫(kù);同時(shí)針對(duì)萬(wàn)億次機(jī)節(jié)點(diǎn)間拓?fù)涔潭�、層次�?jiǎn)單的網(wǎng)絡(luò)結(jié)構(gòu)特點(diǎn),采用簡(jiǎn)化的LBP通信模型分析優(yōu)化了通信庫(kù)。數(shù)學(xué)庫(kù)和通信庫(kù)的優(yōu)化,提高了KD-50-I的并行應(yīng)用運(yùn)行效率,對(duì)KD-50-I國(guó)產(chǎn)高性能機(jī)的推廣普及具有重要的意義。 5.國(guó)產(chǎn)萬(wàn)億次機(jī)KD-50-I在并行數(shù)據(jù)挖掘在中的應(yīng)用研究 基于串行計(jì)算機(jī)系統(tǒng)的數(shù)據(jù)挖掘技術(shù),已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足海量數(shù)據(jù)和極其復(fù)雜的運(yùn)算的需求。隨著網(wǎng)絡(luò)技術(shù)、高性能計(jì)算機(jī)的發(fā)展,并行數(shù)據(jù)挖掘成為解決上述問題的可能。本文選擇以金融風(fēng)險(xiǎn)管理應(yīng)用為背景,結(jié)合國(guó)產(chǎn)萬(wàn)億次機(jī)KD-50-I節(jié)點(diǎn)使用處理器的特點(diǎn)和節(jié)點(diǎn)間網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),優(yōu)化并行數(shù)據(jù)挖掘算法,提高了應(yīng)用運(yùn)行效率,為KD-50-I在不同領(lǐng)域的應(yīng)用,提供了并行算法設(shè)計(jì)和并行編程的參考。
【學(xué)位單位】：中國(guó)科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位年份】：2008
【中圖分類】：TP311.11;TP338.6
【部分圖文】：

第一章緒論。結(jié)構(gòu)如圖1.1所示，其中B(Bridge)是存儲(chǔ)總線和I/’O總線間aeheDireetory)是高速緩存目錄，IOB(I/0Bus)是I/O總線，LD(Lo磁盤，MB(Memo仃Bus)是存儲(chǔ)器總線，NIC(NetworkInterface接口電路，p/C(Mieroproeessorandeaehe)是微處理器和高速aredMemory)是共享存儲(chǔ)器。

....電LO妞目班，]}·〕}____嘮]}〕{tt-壓.1--.﹄娜節(jié)月幼《以太兩、刀IM俘)(e)COW圖1.1MIMD并行機(jī)結(jié)構(gòu)模型算機(jī)訪存模型算機(jī)訪存模型和并行計(jì)算機(jī)結(jié)構(gòu)模型構(gòu)成實(shí)際并行計(jì)[陳國(guó)良01」。儲(chǔ)訪問UMA(UniformMcmoryAccess)模型的特點(diǎn)是器均勻共享，所有處理器訪問任何存儲(chǔ)單元取相同的以一定形式共享。

圖1.3NUMA多處理器模型高速緩存存儲(chǔ)訪問COMA(CaeheOulyMemo理Aeeess)模型是N特例，它的特點(diǎn)是:各處理器節(jié)點(diǎn)中沒有存儲(chǔ)層次結(jié)構(gòu)，全部高速全局地址空間;利用分布的高速緩存目錄D進(jìn)行遠(yuǎn)程高速緩存的訪中的高速緩存容量一般都大于二級(jí)高速緩存容量�；セミB月絡(luò)絡(luò)國(guó)國(guó)國(guó)國(guó)國(guó)國(guó)舅舅舅靄靄DDDDDDDDDDDDDDDDDCCCCCCCCCCCCCCCCCPPPPPPPPPPPPPPPPP
【相似文獻(xiàn)】

相關(guān)博士學(xué)位論文 前5條

1 楊曉奇;事務(wù)存儲(chǔ)編程和KD-50-I萬(wàn)億次機(jī)軟件庫(kù)優(yōu)化的若干問題研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2008年

2 劉圓;多核結(jié)構(gòu)上高效的線程級(jí)推測(cè)及事務(wù)執(zhí)行模型研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

3 曾坤;事務(wù)存儲(chǔ)系統(tǒng)：事務(wù)沖突與事務(wù)并行[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

4 王耀彬;多核平臺(tái)上支持推測(cè)并行化的事務(wù)存儲(chǔ)體系結(jié)構(gòu)性能優(yōu)化[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

5 宋偉;面向事務(wù)存儲(chǔ)系統(tǒng)的容錯(cuò)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前3條

1 馬子軒;網(wǎng)絡(luò)處理器的并行編程模型研究[D];西安電子科技大學(xué);2009年

2 王旭群;基于MDSP的并行MPEG-4視頻編碼器的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

3 郭銳;支持推測(cè)并行化的可擴(kuò)展事務(wù)存儲(chǔ)體系結(jié)構(gòu)設(shè)計(jì)與性能評(píng)價(jià)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

本文編號(hào)：2891602