本文面向X流處理器的應(yīng)用需求設(shè)計(jì)了一款64位高性能整數(shù)加法器,為了能夠使它獲得較快的速度并達(dá)到較小的版圖面積,本文采用全定制設(shè)計(jì)方法并結(jié)合動(dòng)態(tài)多米諾邏輯進(jìn)行設(shè)計(jì)。本論文的主要工作包括: 一、設(shè)計(jì)并實(shí)現(xiàn)了一款64位高性能整數(shù)加法器,采用全定制設(shè)計(jì)方法并結(jié)合動(dòng)態(tài)電路進(jìn)行設(shè)計(jì)。版圖的最終模擬結(jié)果表明,在130納米工藝,SS條件下測(cè)得關(guān)鍵路徑的延時(shí)約為680ps。通過(guò)將本設(shè)計(jì)與其它的64位加法器設(shè)計(jì)進(jìn)行對(duì)比分析后得知,本設(shè)計(jì)在速度、面積和功耗方面均具有較好的性能優(yōu)勢(shì)。 二、由于動(dòng)態(tài)電路是一種高速的且對(duì)噪聲影響相對(duì)敏感的電路,本文針對(duì)噪聲形成的原因,深入地分析了動(dòng)態(tài)結(jié)點(diǎn)上引入的噪聲可能對(duì)電路性能造成的不利影響。根據(jù)動(dòng)態(tài)多米諾邏輯的特點(diǎn),本文提出了一種優(yōu)化多米諾邏輯的方法一偏斜CMOS邏輯優(yōu)化法,該方法使多米諾邏輯在速度和噪聲容限方面進(jìn)行了很好的折中,從而使得它不僅可以具有較快的速度,而且具有較好的抗噪聲能力。 三、為了找到能夠?qū)崿F(xiàn)高速加法器電路的設(shè)計(jì)結(jié)構(gòu),本文對(duì)目前流行的并行前綴算法及其實(shí)現(xiàn)的幾種先進(jìn)的“進(jìn)位樹(shù)”結(jié)構(gòu)進(jìn)行了深入地分析和研究。經(jīng)過(guò)研究發(fā)現(xiàn),傳統(tǒng)的Han-Carlson樹(shù)在邏輯級(jí)數(shù)、布線(xiàn)通道和最大扇出方面都具有相對(duì)較優(yōu)的性能。在此基礎(chǔ)上,本文提出了對(duì)傳統(tǒng)Han-Carlson樹(shù)進(jìn)行改進(jìn)的辦法,使改進(jìn)后的進(jìn)位樹(shù)的性能進(jìn)一步提高。此外,本文還對(duì)Han-Carlson樹(shù)的電路實(shí)現(xiàn)形式進(jìn)行了討論,為了保證加法器的整體性能,本文還對(duì)加法器的電路結(jié)構(gòu)進(jìn)行了大量的研究和優(yōu)化工作。 四、采用層次化全定制版圖設(shè)計(jì)流程進(jìn)行加法器的版圖設(shè)計(jì),為了達(dá)到較優(yōu)的性能及較小的面積代價(jià),本文通過(guò)精心、細(xì)致的布局規(guī)劃對(duì)版圖的形狀和大小進(jìn)行了反復(fù)的調(diào)整和優(yōu)化,并最終使設(shè)計(jì)達(dá)到了要求。另外,對(duì)深亞微米工藝下長(zhǎng)互連線(xiàn)的延時(shí)優(yōu)化技術(shù)進(jìn)行了深入的分析,這些技術(shù)對(duì)于減小由長(zhǎng)互連線(xiàn)造成的大延時(shí)具有很好的效果,因而得到了廣泛地應(yīng)用。
【學(xué)位單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2008
【中圖分類(lèi)】：TP332.2
【部分圖文】：

國(guó)防科技大學(xué)研究生院學(xué)位論文圖2.3的電路結(jié)構(gòu)就會(huì)發(fā)現(xiàn):超前進(jìn)位加法器是通過(guò)增加了許多額外邏輯來(lái)達(dá)到快進(jìn)位信號(hào)的，這些邏輯的復(fù)雜度或級(jí)數(shù)將會(huì)隨著操作數(shù)位數(shù)的增加而迅速地增加，就會(huì)成為決定加法器性能的關(guān)鍵路徑。因此，可以說(shuō)超前進(jìn)位加法器的延時(shí)與位數(shù)是一種理想的情況，實(shí)際情況會(huì)有較大的差別，真正的延時(shí)至少隨位數(shù)的增加而線(xiàn)加。為了有效地發(fā)揮超前進(jìn)位加法器的特長(zhǎng)，可以采用組內(nèi)超前進(jìn)位而組間串行進(jìn)法器電路結(jié)構(gòu)，此電路結(jié)構(gòu)如圖2.5所示。另外，在文獻(xiàn)[20][21][22]〔23]中還介紹了進(jìn)位算法演變而來(lái)的幾種加法器算法如HueyLing算法、BrentseKung算法、ELM算Kogg處Stone算法。6川，I(il”川0切卿《沼件(云7萬(wàn)，7《涌l場(chǎng)吸;51污(神川6〕護(hù)1(12刃(二1Pl(扣即

C7以CS以C3CZCI丁。廠(chǎng)|。rlesIO一c一ll圖2.516位4位一組組內(nèi)超前進(jìn)位、組間串行進(jìn)位加法器邏輯框圖綴加法器(PPA)加法器將加法操作的“進(jìn)位產(chǎn)生”部分與“和產(chǎn)生”部分分離并行執(zhí)行，最后在它們的尾部通過(guò)“二選一”開(kāi)關(guān)將它們匯合。“進(jìn)位產(chǎn)生”部分通過(guò)將每位的“進(jìn)位傳播”信號(hào)(Pi)和成遞歸的樹(shù)形結(jié)構(gòu)，稱(chēng)為“進(jìn)位樹(shù)”。每一位的進(jìn)位信號(hào)按照位樹(shù)上逐級(jí)進(jìn)行傳播和計(jì)算，并最終在進(jìn)位樹(shù)的尾部輸出所需這種16位的并行前綴加法器進(jìn)位樹(shù)的一種實(shí)現(xiàn)結(jié)構(gòu)[25l。與此時(shí)計(jì)算進(jìn)位分別為“O”和“1”的兩個(gè)加法運(yùn)算結(jié)果，這通常現(xiàn)，等到由進(jìn)位樹(shù)上產(chǎn)生的進(jìn)位信號(hào)來(lái)到時(shí)，最終的運(yùn)算結(jié)果擇輸出。因此，并行前綴加法器是超前進(jìn)位加法器和進(jìn)位選擇以又被稱(chēng)為“稀疏樹(shù)結(jié)構(gòu)加法器”[23][24]。這種加法器在速度、折中。

器在運(yùn)算速度方面相差不大，都能達(dá)到更快的速度，但是在面積方面超前進(jìn)位加法器要比進(jìn)位選擇加法器大得多;在這五種加法器結(jié)構(gòu)中，并行前綴加法器的速度最快并且面積的增加相對(duì)較小[27];它們之間在運(yùn)算速度和面積代價(jià)方面的差別如圖2.7所示。畫(huà)麗;}旦以!一D“S^{一9“叫旦些些圖2.7各種加法器速度和面積的比較示意圖2.2并行前綴算法分析并行前綴加法器因其卓越的性能優(yōu)勢(shì)而成為目前最常用的加法器實(shí)現(xiàn)結(jié)構(gòu)之一，本節(jié)內(nèi)容將對(duì)它的實(shí)現(xiàn)算法進(jìn)行深入地探討與分析。并行前綴運(yùn)算的基本思想為:首先計(jì)算每位的“位進(jìn)位產(chǎn)生”函數(shù)(Gi)和“位進(jìn)位傳遞”函數(shù)(P;)，再通過(guò)“前綴運(yùn)算”單元計(jì)算“塊進(jìn)位產(chǎn)生”函數(shù)(Gi戶(hù)和“塊進(jìn)位傳遞”函數(shù) (Pij)，并將所有的“前綴運(yùn)算”單元按照一定的規(guī)律組織成遞歸的“進(jìn)位樹(shù)”，這樣每一位的“進(jìn)位”信號(hào)就會(huì)通過(guò)“進(jìn)位樹(shù)”的傳遞作用通過(guò)其上的運(yùn)算結(jié)點(diǎn)一步一步地計(jì)算出來(lái)。在這里提到了一個(gè)重要的概念即“前綴運(yùn)算128]”。為了使敘述過(guò)程簡(jiǎn)單明了，首先從“位進(jìn)位產(chǎn)生”函數(shù)(Gi)和“位進(jìn)位傳遞”函數(shù)(Pi)的定義及作用說(shuō)起:第8頁(yè)
【相似文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 孫海平;計(jì)算機(jī)算術(shù)中若干前綴計(jì)算問(wèn)題的研究[D];合肥工業(yè)大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 范小飛;64位1.47GHz高性能整數(shù)加法器的研究與設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

2 馬蕊;數(shù)據(jù)TLB的全定制設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

3 郭海勇;65nm工藝運(yùn)算器全定制設(shè)計(jì)技術(shù)與方法[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

4 高海霞;32位浮點(diǎn)加法器的優(yōu)化設(shè)計(jì)[D];西安電子科技大學(xué);2002年

5 王洪翰;X處理器中高速寄存器文件全定制設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

6 黎文福;基于精簡(jiǎn)指令8位微控制器全定制設(shè)計(jì)[D];西安電子科技大學(xué);2007年

7 鄧廷;X微處理器多媒體加法部件設(shè)計(jì)與驗(yàn)證[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

8 陳霞;X微處理器多媒體移位器的設(shè)計(jì)與MMX部件的系統(tǒng)級(jí)驗(yàn)證[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

9 林楊;二級(jí)Cache Tag中SRAM的全定制設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

10 賀鵬;大規(guī)模、多端口高速寄存器文件全定制設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2005年

本文編號(hào)：2890711