芯片設(shè)計技術(shù)和深亞微米工藝的進步使得系統(tǒng)集成在一塊芯片中實現(xiàn)成為可能,嵌入式系統(tǒng)設(shè)計進入片上系統(tǒng)芯片時代。本文作者參與了浙江大學(xué)信息與電子工程學(xué)系SoC RD小組承擔的國家863超大規(guī)模集成電路設(shè)計重大項目和具有自主知識產(chǎn)權(quán)的媒體系統(tǒng)芯片MediaSoC3221A設(shè)計和研發(fā)工作。本文主要探討MediaSoC3221A雙核之一的嵌入式RISC處理器的設(shè)計研究,本文的主要內(nèi)容和創(chuàng)新如下: RISC處理器面向的應(yīng)用范圍廣泛,不同的應(yīng)用的特點不一樣,對處理器的構(gòu)造要求也不一樣。比如有些應(yīng)用存在豐富的線程并行性,采用多線程或者多核構(gòu)造的處理器比較合適;有些應(yīng)用本身就是一個不可拆分的單線程應(yīng)用,采用高性能的多發(fā)射處理器更為適合。基于此本文提出通過兩個簡單RISC3200處理器設(shè)計在微結(jié)構(gòu)上雙發(fā)射與雙核融合的RISC3202處理器。這也就是說,RISC3202在指令構(gòu)造上與RISC3200一致,但在微結(jié)構(gòu)上可以根據(jù)應(yīng)用的特點配置成雙發(fā)射超標量處理器,或者兩個獨立的RISC3200處理器,這是一種RISC處理器微結(jié)構(gòu)構(gòu)造創(chuàng)新。 媒體應(yīng)用是當今處理器設(shè)計的驅(qū)動源之一,它已經(jīng)成為RISC處理器必須考慮的工作負載。但是傳統(tǒng)的基于RISC構(gòu)造的處理器在提出之初并不是針對這類應(yīng)用設(shè)計和優(yōu)化的,因而它在處理這類應(yīng)用時效率不高,必須對其指令集進行面向媒體處理的擴展,以提升其媒體處理的性能。本文針對RISC3200處理器第一代媒體擴展指令集MDS-Ⅰ存在數(shù)據(jù)處理效率高、數(shù)據(jù)供應(yīng)效率低的缺點,新提出用于數(shù)據(jù)供應(yīng)的媒體擴展指令集MDS-Ⅱ,有效提升了RISC3200的媒體處理效率。 在進行微處理器的功能仿真驗證時,一個關(guān)鍵問題就是如何高效高質(zhì)量的開發(fā)各種各樣的驗證程序。高效是指能快速開發(fā)出各種不同驗證目的的驗證程序,高質(zhì)量是指開發(fā)出的驗證程序的針對性好,能快速覆蓋處理器需要驗證的功能。針對這個問題,本文提出基于RISC3200指令構(gòu)造的偽隨機自動程序生成方法。它的核心包括兩個部分:指令生成模型和程序模板。指令生成模型保證生成的指令合法有效,程序模板保證生成的指令序列針對性好。采用該方法后將驗證程序的開發(fā)轉(zhuǎn)換為C下的模板程序的開發(fā),極大的方便了RISC3200仿真驗證過程中的驗證程序生成。 在系統(tǒng)芯片設(shè)計中,如何快速優(yōu)化嵌入式軟件也是一個非常關(guān)鍵的問題。本文以實現(xiàn)基于RISC3200的MP3軟件解碼器為例,對這個問題展開研究。在此基礎(chǔ)上,總結(jié)出嵌入式軟件優(yōu)化的普遍原則和方法,并實際應(yīng)用到MP3的解碼軟件優(yōu)化中,取得不錯的優(yōu)化效果。然后根據(jù)新設(shè)計的RISC3202處理器的微結(jié)構(gòu)特點,提出將MP3解碼軟件拆分成兩個線程并行執(zhí)行,在RISC3202上取得1.78的性能加速比。
【學(xué)位單位】：浙江大學(xué)
【學(xué)位級別】：博士
【學(xué)位年份】：2006
【中圖分類】：TP332
【部分圖文】：

ache組織)的主存訪問機制。它的微結(jié)構(gòu)典型組成模塊包括:指令取部件、指令譯碼部件、發(fā)射部件、多個執(zhí)行部件、邏輯寄存器文件、重命名寄存器文件、分支預(yù)測部件、指令交付部件、指令數(shù)據(jù)高速緩存等。其典型流水過程如圖1一5所示。圖1一5超標量處理器指令流水示意圖與傳統(tǒng)的單發(fā)射RISC處理器相比，超標量處理的特點如下:在每個時鐘周期可以發(fā)射多條指令，這也是傳統(tǒng)的單發(fā)射RISC處理器稱為Sacarl處理器，而多發(fā)射的RlsC處理器稱為s叩esraclar處理器的原因。每個時鐘周期實際發(fā)射到執(zhí)行部件的指令條數(shù)由硬件動態(tài)決定，最低為0，最高為處理器的最大發(fā)射寬度。超標量處理器的編程模型仍然是串行編程模型，因而它必須保證程序的串行完成順序。因此，當代超標量處理器的指令執(zhí)行一般分為三個階段:指令發(fā)射

對于JBU部件，由于雙發(fā)射模式只需要一個CP，因而一個JBU部件就足夠。同時由于BJU部件功能相對簡單，可以很容易的通過功能擴展使它能同時支持兩種工作模式的PC地址產(chǎn)生的需要。因此本文采用了圖2一6所示的JBU合并方案。另外由于RISc3202微結(jié)構(gòu)中實際存在兩個BJU部件，因此另一個BJU可以作為以后在雙發(fā)射模式下實現(xiàn)硬件線程切換的其它線程的CP產(chǎn)生部件。圖2一6CP產(chǎn)生部件合并方案PCU部件的合并相比BJU部件的合并復(fù)雜的多。這是因為它是微處理器流水線的核心部件，負責整個流水線的控制，微小的改動都需經(jīng)過復(fù)雜的功能驗證過程。在PCU的合并過程中，本文考慮過以下兩種方案，如圖2一7所示。(a)(b)圖2一7流水線控制部件合并方案

對于JBU部件，由于雙發(fā)射模式只需要一個CP，因而一個JBU部件就足夠。同時由于BJU部件功能相對簡單，可以很容易的通過功能擴展使它能同時支持兩種工作模式的PC地址產(chǎn)生的需要。因此本文采用了圖2一6所示的JBU合并方案。另外由于RISc3202微結(jié)構(gòu)中實際存在兩個BJU部件，因此另一個BJU可以作為以后在雙發(fā)射模式下實現(xiàn)硬件線程切換的其它線程的CP產(chǎn)生部件。圖2一6CP產(chǎn)生部件合并方案PCU部件的合并相比BJU部件的合并復(fù)雜的多。這是因為它是微處理器流水線的核心部件，負責整個流水線的控制，微小的改動都需經(jīng)過復(fù)雜的功能驗證過程。在PCU的合并過程中，本文考慮過以下兩種方案，如圖2一7所示。(a)(b)圖2一7流水線控制部件合并方案
【引證文獻】

相關(guān)博士學(xué)位論文 前2條

1 蔡衛(wèi)光;媒體數(shù)字信號處理器IP核微結(jié)構(gòu)優(yōu)化研究[D];浙江大學(xué);2011年

2 陳科明;媒體多處理器系統(tǒng)芯片的設(shè)計研究[D];浙江大學(xué);2007年

相關(guān)碩士學(xué)位論文 前3條

1 肖瑞瑾;多核處理器層次化存儲體系研究[D];復(fù)旦大學(xué);2012年

2 王海龍;基于ZSP400的MP3解碼程序優(yōu)化技術(shù)的研究[D];西安電子科技大學(xué);2010年

3 趙彥尚;網(wǎng)絡(luò)處理器微引擎的設(shè)計、驗證與實現(xiàn)[D];西安電子科技大學(xué);2013年

本文編號：2890597