數(shù)字信號(hào)處理器是一種專門用于數(shù)字信號(hào)處理的處理器,是數(shù)字信號(hào)處理的關(guān)鍵技術(shù)。目前DSP在通信領(lǐng)域、消費(fèi)電子、工業(yè)控制、軍事以及航天等領(lǐng)域都得到廣泛的應(yīng)用,這些領(lǐng)域技術(shù)的不斷發(fā)展也對(duì)DSP的性能提出越來(lái)越高的要求。高性能DSP的研制對(duì)推動(dòng)這些領(lǐng)域技術(shù)的進(jìn)步有著重要的影響。 YHFT-DX是國(guó)防科技大學(xué)設(shè)計(jì)的一款高性能定點(diǎn)32位DSP。采用VLIW結(jié)構(gòu),類RISC指令集,8個(gè)功能部件共享32個(gè)通用寄存器,最多可以同時(shí)發(fā)射8條32位并行指令,600MHz主頻,峰值運(yùn)算速度為4800MIPS,并且在片內(nèi)集成了豐富的外設(shè)資源。 本文深入研究YHFT-DX流水線優(yōu)化與設(shè)計(jì)技術(shù),優(yōu)化設(shè)計(jì)主要針對(duì)以下兩個(gè)方向展開:如何提高代碼密度、以及如何降低存儲(chǔ)器阻塞導(dǎo)致的流水線停頓。 提高代碼密度不僅能降低對(duì)存儲(chǔ)資源的需求,還可以減少由于cache失效帶來(lái)的訪問帶寬,從而提高CPU性能和降低系統(tǒng)總線的功耗。本文提出跨邊界派發(fā)和變長(zhǎng)指令集兩項(xiàng)技術(shù)用于提高代碼密度,指令壓縮率分別達(dá)到15%和30%�？邕吔缗砂l(fā)技術(shù)使得執(zhí)行包可以跨指令包的邊界派發(fā),有效地消除了指令包中的“氣泡”。而變長(zhǎng)指令集技術(shù)支持16位和32位混合編譯的指令包,通過16位指令替代32位指令來(lái)降低程序體積。本文對(duì)這兩項(xiàng)技術(shù)進(jìn)行了詳細(xì)的分析,完成了該技術(shù)在YHFT-DX上的硬件設(shè)計(jì)和驗(yàn)證。 YHFT-DX的指令控制部件的關(guān)鍵在于向運(yùn)算部件源源不斷地輸送高密度高并行度的指令流。本課題研究并實(shí)現(xiàn)了取指部件的指令預(yù)取機(jī)制,顯著提高了指令流水線的運(yùn)行效率,對(duì)于標(biāo)準(zhǔn)測(cè)試程序的總執(zhí)行時(shí)間比沒有預(yù)取時(shí)縮短了5%。 最后本文對(duì)YHFT-DX驗(yàn)證系統(tǒng)的構(gòu)建和完善做出許多有意義的研究工作,將斷言技術(shù)應(yīng)用到Y(jié)HFT-DX的驗(yàn)證系統(tǒng)中,有效地提高了驗(yàn)證的效率。對(duì)FPGA原型驗(yàn)證和大規(guī)模設(shè)計(jì)的FPGA實(shí)現(xiàn)技術(shù)進(jìn)行了深入研究,基于HAPS-54開發(fā)板為YHFT-DX設(shè)計(jì)出一套完整的驗(yàn)證系統(tǒng)。
【學(xué)位單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2009
【中圖分類】：TP368.1
【部分圖文】：

國(guó)防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文C55X上述強(qiáng)大功能的實(shí)現(xiàn)與指令集體系結(jié)構(gòu)密不可分，該處理器指令集具有高度的并結(jié)構(gòu)，能夠提高代碼密度，降低每個(gè)運(yùn)算所要求的周期數(shù)。C55X的指令長(zhǎng)度從 8-bit到-bit，這種變長(zhǎng)的指令可以大大減少代碼體積，從而減少存儲(chǔ)器的容量和功耗，該處理器擁有一個(gè)循環(huán)cache，又能進(jìn)一步降低處理器功耗。該處理器擁有兩個(gè)乘加器（MAC），加了累加器（ACC），這些專用的硬件單元保證了DSP算法指令能夠高效執(zhí)行，再配合該處理器提供的并行指令機(jī)制，C55X的執(zhí)行效率比C54X提高了 5 倍[7][8]。該處理器的結(jié)如圖 1.2 所示：

國(guó)防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文第二章 YHFT-DX 處理器結(jié)構(gòu)與指令流水線分析2.1 YHFT-DX 的總體結(jié)構(gòu)HFT-DX 處理器是國(guó)防科技大學(xué)自主研發(fā)的高頻、高性能 VLIW 處理器，該處理器特征包括：8 發(fā)射 VLIW、類 RISC 指令集、哈佛結(jié)構(gòu)、兩級(jí) cache、600MHz 主頻處理器峰值運(yùn)算速度為 4800MIPS，大量的 SIMD 和專用算術(shù)指令使得該處理器擁的數(shù)據(jù)處理能力。該處理器的結(jié)構(gòu)框圖如圖 2.1 所示：

圖 2.3 非復(fù)位中斷的檢測(cè)和處理2.2 YHFT-DX 指令集結(jié)構(gòu)特點(diǎn)YHFT-DX 處理器采用類 RISC 指令集結(jié)構(gòu)，這種結(jié)構(gòu)具有典型 RISC 指令集特點(diǎn)，即令長(zhǎng)度和指令格式比較固定，有利于簡(jiǎn)化譯碼部件的設(shè)計(jì)。YHFT-DX 處理器每個(gè)功能元都需要一個(gè)對(duì)應(yīng)的譯碼部件，所以簡(jiǎn)單的譯碼單元對(duì)簡(jiǎn)化內(nèi)核的硬件設(shè)計(jì)是非常重要。YHFT-DX 不是典型的 RISC 指令集，因?yàn)榇嬖诩啥鄺l指令功能的復(fù)雜指令，這些指在特征上類似于 CISC 指令，DSP 編譯器編譯出的匯編程序中，常常有部分指令組合一出現(xiàn)，為了節(jié)省存儲(chǔ)空間可以將經(jīng)常一起出現(xiàn)的指令整合成一條新的復(fù)雜指令。例如OP 指令就是將分支指令和 NOP 指令集合成一條指令，BDEC/BPOS 則將分支和減法指集合在一起，乘加指令集成了乘法和加法操作等。YHFT-DX的指令分為乘法、分支、訪存、算術(shù)運(yùn)算和空操作（NOP）共 5 類指令，其乘法、分支、訪存、算術(shù)運(yùn)算這四個(gè)單元的指令又有數(shù)據(jù)通路 1 和數(shù)據(jù)通路 2 之分，所YHFT-DX的指令按照功能單元來(lái)分共有九種。除了極少數(shù)的指令外，一般每條指令都只應(yīng)一個(gè)功能單元，例外的指令是BNOP和ADDKPC指令，在NOP模塊和S單元都需要執(zhí)行。
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 王海波;YHFT-Matrix DSP取指部件設(shè)計(jì)實(shí)現(xiàn)與多指令流擴(kuò)展[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

2 楊惠;高性能定點(diǎn)YHFT DX+DSP指令控制部件的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

本文編號(hào)：2887849