基于ARM的PCI北橋設(shè)計與驗證
發(fā)布時間：2020-11-11 20:56
PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優(yōu)點成為當今最流行的計算機局部總線。在嵌入式系統(tǒng)領(lǐng)域中,許多IP都是基于PCI總線設(shè)計的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計與驗證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu),并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計方案,整個設(shè)計主要分為主設(shè)備接口模塊,目標設(shè)備接口模塊,配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標設(shè)備接口模塊,論文主要從數(shù)據(jù)通路和控制路徑的實現(xiàn)兩方面進行闡述。對于集成的總線仲裁器,設(shè)計采用兩優(yōu)先級的循環(huán)優(yōu)先算法,通過一組設(shè)備編號寄存器實現(xiàn)了PCI總線上的仲裁,此外,論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細的描述,最終采用自頂向下的方法實現(xiàn)了整個設(shè)計。 在驗證部分,引入了基于平臺的驗證思路,通過搭建驗證平臺,可以高效地實現(xiàn)驗證。論文重點討論了驗證平臺的搭建和行為模型的建立,并介紹了一種命令總線,通過打包各個驗證點控制驗證流程。此外,為提高驗證的自動化程度,論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本,提高了整個驗證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述,并使用仿真軟件完成對設(shè)計的仿真驗證。設(shè)計通過驗證并成功實現(xiàn)在基于ARM的集成處理器,達到預定的功能設(shè)計要求,并具有良好的性能,最后對后續(xù)開發(fā)進行了探討。
【學位單位】：湖南大學
【學位級別】：碩士
【學位年份】：2008
【中圖分類】：TP336
【部分圖文】：
不能同時有對它的寫操作。5 地址映射的實現(xiàn)對于 FIFO 型目標接口和寄存器型目標接口中地址解碼器的實現(xiàn)，本設(shè)了地址翻譯轉(zhuǎn)換機制，增加了系統(tǒng)地址分配映射的靈活性。以 FIFO 型為例，在最初 PCI 系統(tǒng)分配地址時，F(xiàn)IFO 型的目標接口被分配到某一段。所有來自 PCI 總線其它主設(shè)備的訪問，地址如果落入該地址區(qū)內(nèi)，P就可以通過該目標接口訪問到掛接其上的本地資源如本地的存儲器。由也可以工作在本地的系統(tǒng)中，具有本地系統(tǒng)分配給自己的地址范圍，如 PCI 系統(tǒng)中，PCI 主設(shè)備和本地的處理器對存儲器的地址分配不一致，存儲器必須對兩個地址空間做出正確響應。設(shè)計中引入地址翻譯，將 PCI 上總線地址轉(zhuǎn)換為本地的地址。FIFO 型目基地址由配置空間的基地址寄存器（fifo_target_bar）給出，增加一個地存器（local_bar）來指出地址翻譯窗口的大小和翻譯后地址的所在（即）。圖 4.11 給出了地址翻譯的過程。
圖 5.3 本地主設(shè)備對 PCI 總線從設(shè)備 memory 寫圖 5.3 為 PCI 北橋作為主設(shè)備時發(fā)出的 memory 寫操作時序，從圖中可以看出，本地主設(shè)備 CCU 端設(shè)定寫長度為 1 個雙字，并發(fā)出寫命令（ccu_pci_cmd 為4’h7 ），從設(shè)備地址（ ccu_pci_a 為 32’h7ffd_ff04 ）和寫數(shù)據(jù)（ ccu_pci_wd 為32’hee56_0101）。PCI 總線傳輸數(shù)據(jù)時，AD 總線上先后傳輸尋址地址和寫數(shù)據(jù)。
圖 5.3 本地主設(shè)備對 PCI 總線從設(shè)備 memory 寫圖 5.3 為 PCI 北橋作為主設(shè)備時發(fā)出的 memory 寫操作時序，從圖中可以看出，本地主設(shè)備 CCU 端設(shè)定寫長度為 1 個雙字，并發(fā)出寫命令（ccu_pci_cmd 為4’h7 ），從設(shè)備地址（ ccu_pci_a 為 32’h7ffd_ff04 ）和寫數(shù)據(jù)（ ccu_pci_wd 為32’hee56_0101）。PCI 總線傳輸數(shù)據(jù)時，AD 總線上先后傳輸尋址地址和寫數(shù)據(jù)。
【引證文獻】
本文編號：2879730
【學位單位】：湖南大學
【學位級別】：碩士
【學位年份】：2008
【中圖分類】：TP336
【部分圖文】：
不能同時有對它的寫操作。5 地址映射的實現(xiàn)對于 FIFO 型目標接口和寄存器型目標接口中地址解碼器的實現(xiàn)，本設(shè)了地址翻譯轉(zhuǎn)換機制，增加了系統(tǒng)地址分配映射的靈活性。以 FIFO 型為例，在最初 PCI 系統(tǒng)分配地址時，F(xiàn)IFO 型的目標接口被分配到某一段。所有來自 PCI 總線其它主設(shè)備的訪問，地址如果落入該地址區(qū)內(nèi)，P就可以通過該目標接口訪問到掛接其上的本地資源如本地的存儲器。由也可以工作在本地的系統(tǒng)中，具有本地系統(tǒng)分配給自己的地址范圍，如 PCI 系統(tǒng)中，PCI 主設(shè)備和本地的處理器對存儲器的地址分配不一致，存儲器必須對兩個地址空間做出正確響應。設(shè)計中引入地址翻譯，將 PCI 上總線地址轉(zhuǎn)換為本地的地址。FIFO 型目基地址由配置空間的基地址寄存器（fifo_target_bar）給出，增加一個地存器（local_bar）來指出地址翻譯窗口的大小和翻譯后地址的所在（即）。圖 4.11 給出了地址翻譯的過程。
圖 5.3 本地主設(shè)備對 PCI 總線從設(shè)備 memory 寫圖 5.3 為 PCI 北橋作為主設(shè)備時發(fā)出的 memory 寫操作時序，從圖中可以看出，本地主設(shè)備 CCU 端設(shè)定寫長度為 1 個雙字，并發(fā)出寫命令（ccu_pci_cmd 為4’h7 ），從設(shè)備地址（ ccu_pci_a 為 32’h7ffd_ff04 ）和寫數(shù)據(jù)（ ccu_pci_wd 為32’hee56_0101）。PCI 總線傳輸數(shù)據(jù)時，AD 總線上先后傳輸尋址地址和寫數(shù)據(jù)。
圖 5.3 本地主設(shè)備對 PCI 總線從設(shè)備 memory 寫圖 5.3 為 PCI 北橋作為主設(shè)備時發(fā)出的 memory 寫操作時序，從圖中可以看出，本地主設(shè)備 CCU 端設(shè)定寫長度為 1 個雙字，并發(fā)出寫命令（ccu_pci_cmd 為4’h7 ），從設(shè)備地址（ ccu_pci_a 為 32’h7ffd_ff04 ）和寫數(shù)據(jù)（ ccu_pci_wd 為32’hee56_0101）。PCI 總線傳輸數(shù)據(jù)時，AD 總線上先后傳輸尋址地址和寫數(shù)據(jù)。
【引證文獻】
相關(guān)碩士學位論文 前1條
1 程麗娟;基于ARM的嵌入式視頻監(jiān)控系統(tǒng)的研究與設(shè)計[D];內(nèi)蒙古科技大學;2012年
本文編號：2879730
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2879730.html
最近更新
教材專著
