隨著工藝尺寸的縮小,軟錯誤引發(fā)的粒子翻轉成為導致處理器運行結果失效的主導性因素。為了權衡設計開銷(如:面積等)和可靠性,精確高效的軟錯誤量化方法成為指導容錯優(yōu)化方案設計的關鍵。當前軟錯誤量化挑戰(zhàn)集中表現(xiàn):“精度-效率難權衡”,“多位翻轉(Multi-Cell Upsets,MCU)比例急劇增加導致量化復雜度高”以及“當前量化方法無法很好適應大規(guī)模眾核處理器結構”等三個方面。針對這些問題,本文基于模型分析驅動的思路分別提出了對應的優(yōu)化方案:1)本文針對精度-效率難權衡的問題,對軟錯誤在傳播過程中的屏蔽效應的充分觀察和分析,設計了基于概率圖模型(Probabilistic Graphical Models,PGM)驅動的評估精度和效率系統(tǒng)優(yōu)化方法,并通過三種不同的復雜度和精度權衡的實現(xiàn)方式得到不同的評估的精度-效率優(yōu)化結果,可靈活應用不同的應用場景,包括:i)MEA-PGM-FO方案快速考慮一階屏蔽效應提供更優(yōu)的評估上界,相比仿真注入方法(Fault Injection,FI)保持52x加速比的同時把上界高估幅度降低了最優(yōu)45.96%和平均8.48%,適合于高效高可靠性設計如汽車控制系統(tǒng);ii)MEA-PGM-HMM方案采用啟發(fā)式模型得到快速精確的近似評估值,達到59x加速比的同時把高估的上界值減少了最優(yōu)98.18%和平均79.14%,適合于面向流處理等低可靠設計的高效量化環(huán)境;iii)MEA-PGM-HO是基于截斷式推斷的高精度高效優(yōu)化方案,保持43.87x加速比的同時可以把高估的上界值縮小了最優(yōu)95%和平均87.28%,更適合于航空和航天等極度可靠的場景。2)本文針對復雜的MCU問題設計了基于直方圖分析的邊界模型(Histogram based Boundary Model,Hi Bo M)驅動的量化方法,一方面利用SBU快速高效量化方法(如錯誤屏蔽感知的系列優(yōu)化方案)的統(tǒng)計結果基于邊界模型評估面向MCU的量化指標上界和下界;另一方面還采用仿真劃分的方式進行分段的邊界模型評估,從而得到浮動范圍更小的評估區(qū)間。它能有效的把MCU問題簡化為1位翻轉(Single Bit Upset,SBU),靈活擴展到了任意SBU的量化評估方法,并快速得到高精度的評估值,仿真結果指出與精確的錯誤注入方法相比,可達到44.67~94.6x加速比。3)本文還針對新的處理器結構眾核片上網絡(Network on Chip,No C)的軟錯誤量化方法從網絡結構量化和處理器部件量化兩個角度分別提出了:基于PRP的并發(fā)注入量化方法和面向MCU的預分析加速注入統(tǒng)計方法,前者首先從分析模型的角度定義了PRP量化指標,并以No C特有的可靠性感知鏈路添加為例進行了系統(tǒng)驗證,通過1次(或少數(shù)幾次)仿真快速統(tǒng)計PRP值驗證軟錯誤的影響以及容錯方案的有效;后者面向更精確的SBU+MCU錯誤模型提出了基于細粒度量化評價的預分析加速統(tǒng)計方法MEPA,通過應用程序的通信特性、可靠性方案的容錯能力以及本征的錯誤屏蔽等可預測信息取消或中斷不必要的仿真實現(xiàn)5x加速比。總之,本文基于分析模型驅動的思路,設計、實現(xiàn)和驗證了一系列量化方案MEA-PGM-FO、MEA-PGM-HMM、MEA-PGM-HO、Hi Bo M、PRP以及MEPA等,有效解決了面向處理器軟錯誤量化方法面臨的精度-效率難權衡的固有問題,MCU新軟錯誤模型以及眾核新處理器結構等挑戰(zhàn)。
【學位單位】：上海交通大學
【學位級別】：博士
【學位年份】：2014
【中圖分類】：TP332
【文章目錄】：
摘要
ABSTRACT
符號說明與縮略語表
第一章 緒論
    1.1 研究背景
        1.1.1 軟錯誤
        1.1.2 處理器
        1.1.3 面向處理器的軟錯誤量化問題
    1.2 研究動機
        1.2.1 相關工作
        1.2.2 關鍵挑戰(zhàn)
    1.3 創(chuàng)新點
    1.4 論文的組織結構
    1.5 本章小結
第二章 軟錯誤量化的背景知識和驗證平臺
    2.1 基本概念和方法
        2.1.1 軟錯誤量化指標AVF
        2.1.2 典型AVF評估方法FI和ACE
        2.1.3 概率圖模型（PGM）
    2.2 多位翻轉（MCU）的錯誤模型
    2.3 軟錯誤量化的驗證平臺
        2.3.1 單核
        2.3.2 眾核NoC
    2.4 本章小結
第三章 面向單核SBU的概率圖模型驅動的量化方法研究
    3.1 面向單核SBU的軟錯誤量化問題描述和定義
        3.1.1 目標對象
        3.1.2 形式化的問題描述
    3.2 觀察和分析：錯誤屏蔽和錯誤蔓延
        3.2.1 錯誤屏蔽
        3.2.2 錯誤蔓延
        3.2.3 錯誤屏蔽和錯誤蔓延的聯(lián)合效應
    3.3 錯誤屏蔽感知的PGM優(yōu)化方法
        3.3.1 貝葉斯網絡映射與表達
        3.3.2 結構（依賴子圖）學習
        3.3.3 節(jié)點參數(shù)學習
        3.3.4 VE推斷算法
    3.4 PGM優(yōu)化方法的三種不同實現(xiàn)方案
        3.4.1 基于一階屏蔽效應的快速分析方法（MEA-PGM-FO）
        3.4.2 啟發(fā)式快速近似量化模型（MEA-PGM-HMM）
        3.4.3 基于多階屏蔽的截斷式推斷量化方法（MEA-PGM-HO）
    3.5 基于仿真的PGM優(yōu)化方案驗證
        3.5.1 評估精度對比
        3.5.2 評估速度對比
        3.5.3 截斷式推斷的參數(shù)效應
        3.5.4 三種實現(xiàn)方案綜合對比
    3.6 本章小結
第四章 面向單核MCU的邊界分析模型驅動的量化方法研究
    4.1 面向單核MCU軟錯誤量化問題描述和定義
        4.1.1 目標對象
        4.1.2 形式化的問題描述
    4.2 基于直方圖的邊界模型優(yōu)化方案Hi Bo M方法
        4.2.1 邊界模型
        4.2.2 基于直方圖的間隔分析
        4.2.3 Hi Bo M完整算法
    4.3 基于仿真的Hi Bo M驗證
        4.3.1 SBU評估方法對Hi Bo M量化結果的影響
        4.3.2 基于直方圖的間隔數(shù)對Hi Bo M量化結果的影響
        4.3.3 HiBoM的綜合評價
    4.4 本章小結
第五章 面向眾核No C的預分析模型驅動的軟錯誤量化方法研究
    5.1 面向眾核No C的軟錯誤量化方法的問題描述和定義
        5.1.1 目標對象
        5.1.2 形式化的問題描述
    5.2 基于PRP量化體系的并發(fā)注入統(tǒng)計方法
        5.2.1 方法描述
        5.2.2 仿真驗證
    5.3 面向MCU的預分析加速統(tǒng)計方法
        5.3.1 方法描述
        5.3.2 仿真驗證
    5.4 本章小節(jié)
第六章 總結與展望
    6.1 工作小結
    6.2 未來工作展望
    6.3 本章小節(jié)
參考文獻
附錄 1：alpha-21264基于操作碼的指令級錯誤屏蔽因子計算表
附錄 2：alpha-21264基于位擴展的指令級錯誤屏蔽因子計算表
附錄 3：alpha-21264基于消毒指令的指令級錯誤屏蔽因子計算表
攻讀博士學位期間已發(fā)表或錄用的論文
攻讀博士學位期間參與的科研項目
致謝

【相似文獻】

相關期刊論文 前10條

1 朱丹;李暾;李思昆;;形式化等價性檢查指導的軟錯誤敏感點篩選[J];計算機輔助設計與圖形學學報;2011年03期

2 徐建軍;譚慶平;熊磊;葉俊;;一種針對軟錯誤的程序可靠性定量分析方法[J];電子學報;2011年03期

3 熊磊;譚慶平;;基于軟錯誤的動態(tài)程序可靠性分析和評估[J];小型微型計算機系統(tǒng);2011年11期

4 梁華國;黃正峰;王偉;詹文法;;一種雙�；ユi的容軟錯誤靜態(tài)鎖存器[J];宇航學報;2009年05期

5 龔銳;戴葵;王志英;;片上多核處理器容軟錯誤執(zhí)行模型[J];計算機學報;2008年11期

6 孫巖;王永文;張民選;;微處理器體系結構級軟錯誤易感性評估[J];計算機工程與科學;2010年11期

7 成玉;馬安國;張承義;張民選;;微體系結構軟錯誤易感性階段特性研究[J];電子科技大學學報;2012年02期

8 張民選;孫巖;宋超;;納米級集成電路的軟錯誤問題及其對策[J];上海交通大學學報;2013年01期

9 龔銳;戴葵;王志英;;基于現(xiàn)場保存與恢復的雙核冗余執(zhí)行模型[J];計算機工程與科學;2009年08期

10 梁華國;陳凡;黃正峰;;時序敏感的容軟錯誤電路選擇性加固方案[J];電子測量與儀器學報;2014年03期

相關博士學位論文 前9條

1 焦佳佳;處理器中分析模型驅動的高效軟錯誤量化方法研究[D];上海交通大學;2014年

2 成玉;高性能微處理器動態(tài)容軟錯誤設計關鍵技術研究[D];國防科學技術大學;2012年

3 丁潛;集成電路軟錯誤問題研究[D];清華大學;2009年

4 繩偉光;數(shù)字集成電路軟錯誤敏感性分析與可靠性優(yōu)化技術研究[D];哈爾濱工業(yè)大學;2009年

5 黃正峰;數(shù)字電路軟錯誤防護方法研究[D];合肥工業(yè)大學;2009年

6 孫巖;納米集成電路軟錯誤分析與緩解技術研究[D];國防科學技術大學;2010年

7 朱丹;基于時序等價性檢查的電路軟錯誤系統(tǒng)級可靠性分析方法研究[D];國防科學技術大學;2010年

8 龔銳;多核微處理器容軟錯誤設計關鍵技術研究[D];國防科學技術大學;2008年

9 景乃鋒;面向SRAM型FPGA軟錯誤的可靠性評估與容錯算法研究[D];上海交通大學;2012年

相關碩士學位論文 前10條

1 徐東超;面向SystemC的軟錯誤敏感度分析方法[D];上海交通大學;2015年

2 靳麗娜;基于SET傳播特性的軟錯誤率研究[D];電子科技大學;2015年

3 劉思廷;考慮偏差因素的集成電路軟錯誤分析方法研究[D];哈爾濱工業(yè)大學;2014年

4 楊曉;基于合成的多核CPU軟錯誤測試加速研究[D];華中科技大學;2012年

5 汪靜;數(shù)字集成電路老化故障和軟錯誤的在線檢測技術研究[D];合肥工業(yè)大學;2013年

6 黃鋆;組合電路軟錯誤敏感性分析與加固[D];哈爾濱工業(yè)大學;2008年

7 金作霖;柵氧退化效應下SRAM軟錯誤分析與加固技術研究[D];國防科學技術大學;2011年

8 曹源;有限狀態(tài)機的容軟錯誤及低功耗設計[D];合肥工業(yè)大學;2010年

9 呂文歡;高速CAM抗軟錯誤設計與實現(xiàn)[D];大連理工大學;2014年

10 宋超;邏輯電路軟錯誤率評估模型設計與實現(xiàn)[D];國防科學技術大學;2010年

本文編號：2876877