發(fā)布時(shí)間：2020-10-16 04:25

　　 21世紀(jì)存儲(chǔ)技術(shù)的主要發(fā)展特點(diǎn)是:超大容量、超高密度的信息存儲(chǔ)以及超快信息傳輸速度。隨著工藝節(jié)點(diǎn)的不斷降低,占據(jù)主要市場(chǎng)的Flash存儲(chǔ)器面臨著量子隧穿和電容耦合等問題。新型存儲(chǔ)技術(shù)成為了存儲(chǔ)器領(lǐng)域的研究熱點(diǎn),有望取代浮柵結(jié)構(gòu)存儲(chǔ)技術(shù)。其中,以電阻轉(zhuǎn)變效應(yīng)的阻變存儲(chǔ)器是最具應(yīng)用前景的下一代非易失性存儲(chǔ)器之一。阻變存儲(chǔ)器具有結(jié)構(gòu)簡單,功耗低,與CMOS工藝兼容,集成密度高等優(yōu)勢(shì),國際半導(dǎo)體技術(shù)路線圖(ITRS)指出,“阻變存儲(chǔ)器是一類最具商業(yè)化前景而值得加大研發(fā)力量投入的新型存儲(chǔ)技術(shù)之一”。然而,阻變存儲(chǔ)器在獲得大規(guī)模量產(chǎn)之前,尚有若干關(guān)鍵性技術(shù)性的問題亟待解決,如:電阻轉(zhuǎn)變機(jī)制不明確,缺乏普適性的器件模型,阻變器件均一性差,器件可靠性有待提高;適合集成的自選通阻變器件的缺失等。針對(duì)上述問題,本文從阻變存儲(chǔ)器可靠性出發(fā),從導(dǎo)電細(xì)絲生長動(dòng)力學(xué),器件工藝表征以及器件編程能量優(yōu)化工作方面開展了研究,取得了以下對(duì)可靠性優(yōu)化的成果:(1)雙層結(jié)構(gòu)已被廣泛采用以提高導(dǎo)電橋電阻隨機(jī)存儲(chǔ)器(CBRAM)的可靠性。在這項(xiàng)工作中,我們提出了一種方便和經(jīng)濟(jì)的解決方案,通過使用低溫退火工藝實(shí)現(xiàn)Ta_2O_5/TaO_x雙層結(jié)構(gòu)。在該結(jié)構(gòu)中TaO_x層充當(dāng)串聯(lián)電阻的作用,在編程期間抑制溢出電流,從而實(shí)現(xiàn)自限流,抑制過沖現(xiàn)象。實(shí)驗(yàn)結(jié)果表明,由于抑制了過沖現(xiàn)象,高阻態(tài)和低阻態(tài)的電阻分布得到改善。此外,由于阻變層中缺陷在退火過程中得到了修復(fù),CBRAM的LRS的保持特性明顯提高。這項(xiàng)工作不僅提供了一種簡單而經(jīng)濟(jì)的方法來提高CBRAM的可靠性,而且使用的材料完全兼容CMOS工藝。(2)器件使用不同的脈沖操作方式對(duì)提高阻變存儲(chǔ)器可靠性有很大的影響。本項(xiàng)工作中,我們提出了一種脈沖編程方案改善了 TaO_y/Ta_2O_5/TaO_x三層結(jié)構(gòu)的耐久性和高低阻態(tài)的均一性。首先使用了TEM,EDS元素分析對(duì)器件進(jìn)行表征,驗(yàn)證了器件的結(jié)構(gòu)。根據(jù)器件耐久性的失效行為,分析了器件的失效的的物理機(jī)制是復(fù)位操作時(shí)能量過高,導(dǎo)致細(xì)絲與電極之間的間隙逐漸增大,從而致使器件失效。使用低能量的優(yōu)化脈沖方案后,器件的耐久性得到改善,同時(shí),器件的高低阻態(tài)的穩(wěn)定性增強(qiáng)。本工作不僅對(duì)器件可靠性做了改進(jìn),而且完全兼容在硬件電路系統(tǒng)上基本脈沖發(fā)送電路的設(shè)計(jì),可間接性降低外圍電路系統(tǒng)設(shè)計(jì)成本。本文的工作旨在為RRAM產(chǎn)業(yè)化做了工作鋪墊,基于以上器件設(shè)計(jì)及脈沖下操作實(shí)驗(yàn),確定了RRAM器件演變方向。從工藝角度和脈沖算法的角度對(duì)器件進(jìn)行優(yōu)化和改進(jìn),確保合適的編程脈沖從而保證RRAM存儲(chǔ)器存儲(chǔ)信息的真正能力。
【學(xué)位單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TP333
【部分圖文】：

磁存儲(chǔ)器（Ｍａｇｎｅｔｉｃ?Ｒａｎｄｏｍ?Ａｃｃｅｓｓ?Ｍｅｍｏｒｙ，ＭＲＡＭ）?［６］，相變存儲(chǔ)器（Ｐｈａｓｅ??Ｒａｎｄｏｍ?Ａｃｃｅｓｓ?Ｍｅｍｏｒｙ，ＰＲＡＭ）?［７］和阻變存儲(chǔ)器（Ｒｅｓｉｓｔｉｖｅ?Ｒａｎｄｏｍ?Ａｃｃｅｓｓ??Ｍｅｍｏｒｙ，ＲＲＡＭ）?％ｎ］。這些正是圖１－２中最不成熟的新型存儲(chǔ)器，但如果可以??克服各種科學(xué)和技術(shù)障礙，它們已被證明具有顯著的潛在優(yōu)勢(shì)。本節(jié)會(huì)概述這些??新興技術(shù)

電材料的特性來實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)功能的存儲(chǔ)器［１９］。鐵電材料的晶體結(jié)構(gòu)在沒有外??加電場(chǎng)的情況下就有自發(fā)極化的現(xiàn)象，這種自發(fā)極化的方向可以被外加電場(chǎng)反轉(zhuǎn)??或者重新定向，這種效應(yīng)被稱為“鐵電效應(yīng)”。圖１－４是基于鋯鈦酸鉛（ＰＺＴ）??鈣鈦礦材料的鐵電存儲(chǔ)器的工作原理。當(dāng)電場(chǎng)施加在鐵電晶體時(shí)，中心原子沿電??場(chǎng)方向移動(dòng)并停在低能量狀態(tài)Ｉ的位置，當(dāng)反向電場(chǎng)作用在同一鐵晶體時(shí)，中心??原子延電場(chǎng)方向移動(dòng)最終停在另一低能量狀態(tài)ＩＩ。這種鐵電材料的二元穩(wěn)定狀態(tài)??５??

?｜?＼?＼??電場(chǎng)?＆?＼??圖１－４鐵電存儲(chǔ)器的工作原理??Ｆｉｇ．?１－４?ＦｅＲＡＭ?ｗｏｒｋｉｎｇ?ｐｒｉｃｉｐｌｅ??鐵電存儲(chǔ)器存儲(chǔ)單元結(jié)構(gòu)形式大致可以分為破壞性讀出（ＤＲＯ）鐵電存儲(chǔ)??結(jié)構(gòu)和非破壞性讀出ＣＮＤＲＯ）鐵電存儲(chǔ)結(jié)構(gòu)。如圖１－５?（ａ），?１Ｔ１Ｃ結(jié)構(gòu)是典型??的ＤＲＯ鐵電存儲(chǔ)結(jié)構(gòu)，需要設(shè)置靈敏放大器的參考電平，這個(gè)參考電平的值要??位于“０”和“１”兩個(gè)狀態(tài)之間。利用鐵電薄膜的極化翻轉(zhuǎn)進(jìn)行讀寫操作。鐵電??薄膜翻轉(zhuǎn)后狀態(tài)發(fā)生了變化，因此該結(jié)構(gòu)稱為破壞性讀出。圖１－５?（ｂ）所示結(jié)構(gòu)??為典型的ＮＤＲＯ鐵電存儲(chǔ)結(jié)構(gòu)，該結(jié)構(gòu)利用鐵電材料的極化強(qiáng)度電導(dǎo)調(diào)制效應(yīng)??存儲(chǔ)數(shù)據(jù)。在讀取過程中，并不改變鐵電薄膜的電疇，因此這一結(jié)構(gòu)的讀取是非??破壞性的。??鐵電存儲(chǔ)器相對(duì)于浮柵技術(shù)器件有著寫入速度快、高耐久性及低功耗等優(yōu)??勢(shì)，適用于頻繁掉電的環(huán)境、高噪聲環(huán)境以及非接觸式存儲(chǔ)器領(lǐng)域。不過鐵電存??儲(chǔ)器也有自己的問題，例如破壞性讀取會(huì)加速鐵電材料的老化；反復(fù)記錄多次會(huì)??由于材料產(chǎn)生疲勞數(shù)據(jù)無法辨認(rèn)；反復(fù)寫入相同數(shù)據(jù)產(chǎn)生慣性導(dǎo)致無法再寫入其??他數(shù)據(jù)等［２（）＇２１］。同時(shí)
【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 Asher Madjar;張俊杰;;用一種效率高而精確的模型預(yù)測(cè)雙柵GaAsMESFET的大信號(hào)微波性能[J];半導(dǎo)體情報(bào);1987年05期

2 鄧蓓,包宗明;平面高反壓器件的兩維數(shù)值模擬[J];固體電子學(xué)研究與進(jìn)展;1989年02期

3 居悌;電路的計(jì)算機(jī)輔助設(shè)計(jì)——十、器件模型的建立[J];微電子學(xué)與計(jì)算機(jī);1986年12期

4 汪流;劉軍;陶洪琪;孔月嬋;;基于ASM-HEMT的AlGaN/GaN FinFET 器件建模[J];固體電子學(xué)研究與進(jìn)展;2019年04期

5 孫全意,丁立波,張合;三種電路仿真軟件比較及器件模型加入方法[J];半導(dǎo)體技術(shù);2001年06期

6 蘇元博;;憶阻器數(shù)學(xué)器件模型的分析[J];中國新通信;2019年03期

7 杜忠 ,鮑百容;電路CAD(計(jì)算機(jī)輔助設(shè)計(jì))中元器件模型的選取及應(yīng)用[J];航天控制;1987年03期

8 盧東旭;楊克武;吳洪江;高學(xué)邦;;GaN功率器件模型及其在電路設(shè)計(jì)中的應(yīng)用[J];半導(dǎo)體技術(shù);2007年04期

9 肖嬋娟;張豪;梁文才;吳冬華;;基于碳化硅MOSFET的器件建模與仿真[J];電力電子技術(shù);2018年10期

10 劉諾，謝孟賢;高電子遷移率晶體管器件模型[J];微電子學(xué);1996年02期

相關(guān)博士學(xué)位論文 前9條

1 武利翻;InAs/AlSb高電子遷移率晶體管及MIS-HEMT研究[D];西安電子科技大學(xué);2017年

2 肖恢芙;用于片上光互連的可重構(gòu)模式處理器件的研究[D];蘭州大學(xué);2019年

3 李小茜;原子層厚度二硫化鉬納米器件及其性能調(diào)控研究[D];中國科學(xué)技術(shù)大學(xué);2018年

4 吳強(qiáng);HBT模型參數(shù)提取方法及InP基單片集成器件的研究[D];北京郵電大學(xué);2008年

5 劉博;基于無序體系電荷輸運(yùn)理論的聚合物半導(dǎo)體全器件模型構(gòu)建與應(yīng)用[D];吉林大學(xué);2016年

6 朱臻;多晶硅薄膜晶體管器件模型研究[D];華東師范大學(xué);2011年

7 楊文超;有機(jī)太陽能電池中金屬/有機(jī)界面物理過程的唯象研究[D];復(fù)旦大學(xué);2012年

8 劉一鳴;銅銦鎵硒薄膜太陽電池的器件仿真[D];南開大學(xué);2012年

9 呂偉鋒;工藝波動(dòng)對(duì)納米尺度MOS集成電路性能影響模型與相關(guān)方法研究[D];浙江大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 關(guān)思遠(yuǎn);單分子電導(dǎo)理論計(jì)算的影響因素分析[D];廈門大學(xué);2018年

2 陳瑞博;基于GGNMOS和SCR靜電防護(hù)器件的優(yōu)化設(shè)計(jì)[D];鄭州大學(xué);2019年

3 王文斌;InP基HEMT器件非線性模型研究[D];鄭州大學(xué);2019年

4 余杰;基于氧化鉭阻變存儲(chǔ)器可靠性優(yōu)化研究[D];安徽大學(xué);2019年

5 陳洋;基于bsim4的MOSFET器件模型提取和仿真優(yōu)化[D];山東大學(xué);2019年

6 薛佳男;深亞微米MOSFET器件非線性電容模型研究[D];華東師范大學(xué);2019年

7 石宏康;基于碳化硅功率器件的永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)研究[D];哈爾濱工業(yè)大學(xué);2018年

8 許明明;寬禁帶半導(dǎo)體器件的開關(guān)過程建模與分析[D];合肥工業(yè)大學(xué);2018年

9 李天浩;InP HEMT器件建模及PDK技術(shù)研究[D];杭州電子科技大學(xué);2018年

10 劉程晟;具備獨(dú)立三柵結(jié)構(gòu)的新型FinFET器件及其SRAM應(yīng)用研究[D];華東師范大學(xué);2018年

本文編號(hào)：2842757