隨著信息技術(shù)與網(wǎng)絡(luò)技術(shù)的高速發(fā)展,嵌入式系統(tǒng)正越來(lái)越廣泛地應(yīng)用于科學(xué)研究、軍事技術(shù)、工程設(shè)計(jì)、消費(fèi)類(lèi)電子等方面。嵌入式系統(tǒng)的研究?jī)?nèi)容涉及到計(jì)算機(jī)學(xué)科的各個(gè)方面。 本論文研究了FPGA的結(jié)構(gòu)和工作原理,結(jié)合FPGA的特點(diǎn)分析了FPGA做為嵌入式系統(tǒng)硬件平臺(tái)的可行性和優(yōu)勢(shì)。論文針對(duì)Xilinx公司的Virtex-ⅡPro開(kāi)發(fā)板,介紹了板上的硬件資源,分析了該開(kāi)發(fā)板上FPGA芯片中內(nèi)嵌的MicroBlaze軟核和PowerPC 405硬核微處理器。 在掌握Virtex-ⅡPro開(kāi)發(fā)板資源的基礎(chǔ)上,利用MicroBlaze軟核和PowerPC405硬核分別進(jìn)行了嵌入式系統(tǒng)的應(yīng)用設(shè)計(jì)。完成了將uCLinux操作系統(tǒng)移植到MicroBlaze軟核處理器,其中包括軟硬件環(huán)境設(shè)置、交叉編譯工具生成、內(nèi)核裁剪與編譯等,在移植好的操作系統(tǒng)上實(shí)現(xiàn)了嵌入式音樂(lè)游戲的應(yīng)用程序。在PowerPC 405硬核處理器上實(shí)現(xiàn)了人臉檢測(cè)系統(tǒng)的設(shè)計(jì),包括人臉檢測(cè)流程分析、硬件開(kāi)發(fā)平臺(tái)搭建、移植OpenCV提供的基于AdaBoost算法的人臉檢測(cè)系統(tǒng)源代碼、編譯調(diào)試等。 論文研究了基于FPGA的開(kāi)發(fā)平臺(tái)上進(jìn)行嵌入式系統(tǒng)開(kāi)發(fā)的一般步驟,通過(guò)所完成的嵌入式音樂(lè)游戲和人臉檢測(cè)系統(tǒng)的設(shè)計(jì),提供了基于FPGA硬件的嵌入式系統(tǒng)應(yīng)用的方法和步驟。本論文的工作對(duì)嵌入式系統(tǒng)的應(yīng)用有一定參考價(jià)值。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2010
【中圖分類(lèi)】：TP368.1
【部分圖文】：

單元又是類(lèi)似PAL的與陣列，使得CPLD與FPGA相比較是很容易計(jì)算輸入到輸?shù)膫鬏斞舆t，顯然也會(huì)有一些靈活性的限制。但是，CPLD的設(shè)計(jì)比FPGA簡(jiǎn)單。和其他可編程邏輯器件一樣，F(xiàn)PGA也由未完成的邏輯陣列所組成，通過(guò)將這輯陣列連接到一起來(lái)完成一定的功能。像隊(duì)L一樣，各個(gè)陣列單元之間的互連可以編程的。FPGA具有掩膜可編程門(mén)陣列的通用結(jié)構(gòu)，它由邏輯功能塊排成陣列組成，并編程的互連資源連接這些邏輯塊來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。FPGA一般由三種可編程電路和一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器SRAM組。這三種可編程電路是:可編程邏輯塊(ConfigurableLogicBlock，CLB)、輸入/出模塊(I/oBloek，IOB)和互連資源(IntereonneetResouree，IR)。FPoA的基本結(jié)構(gòu)圖2.1所示，可編程邏輯塊(CLB)是實(shí)現(xiàn)邏輯功能的基本單元，它們通常規(guī)則地排成一個(gè)陣列，散布于整個(gè)芯片;可編程輸入/輸出模塊(IOB)主要完成芯片上的邏與外部封裝腳的接口，它通常排列在芯片的四周;可編程互連資源(IR)包括各種度的連線(xiàn)線(xiàn)段和一些可編程連接開(kāi)關(guān)，它們將各個(gè)CLB之間或CLB、IOB之間以O(shè)B之間連接起來(lái)，構(gòu)成特定功能的電路。DD口皿DD口口

第_章纂于FPG人的嵌入式系統(tǒng)FPGA的工作原理是基于查找表(Look一Up一Table，LUT)，LUT其實(shí)是一個(gè)RAM。目前很多FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線(xiàn)、大小為16*1的RAM18]。在用HDL語(yǔ)言描述了一個(gè)邏輯電路以后，F(xiàn)PGA的開(kāi)發(fā)軟件(如xihnx公司的IsE、EDK等)會(huì)自動(dòng)計(jì)算邏輯電路所有可能的結(jié)果，并事先把計(jì)算好的結(jié)果記入RAM中。這樣，每當(dāng)有信號(hào)輸入需要進(jìn)行邏輯運(yùn)算時(shí)，不必再用門(mén)去搭電路，只要把輸入作為一個(gè)地址進(jìn)行查表，找出對(duì)應(yīng)地址所存儲(chǔ)的內(nèi)容，然后輸出即可。圖2.2為一4輸入與門(mén)的例子。

能提供了統(tǒng)一的軟件接口，它包括硬件初始化、中斷的產(chǎn)生和處理、硬件時(shí)鐘和計(jì)時(shí)器管理、局域和總線(xiàn)內(nèi)存地址映射、內(nèi)存分配等。相關(guān)外圍硬件設(shè)備包括顯示卡、存儲(chǔ)介質(zhì)、通信設(shè)備、1C卡或信用卡讀取設(shè)備等。如圖2.4所示。
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 李梅;基于B/S模式的三維虛擬網(wǎng)絡(luò)實(shí)驗(yàn)室系統(tǒng)的優(yōu)化與設(shè)計(jì)[D];東華大學(xué);2013年

2 杜強(qiáng);嵌入式WSN數(shù)據(jù)采集融合網(wǎng)關(guān)的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

本文編號(hào)：2835190