隨著FPGA容量的與日俱增以及自動設(shè)計技術(shù)的迅猛發(fā)展,基于可重構(gòu)邏輯器件的可重構(gòu)計算技術(shù)正迅速地成熟起來�？芍貥�(gòu)計算結(jié)合了傳統(tǒng)硬件和軟件實現(xiàn)方案的優(yōu)點,既具有硬件并行計算的高性能,又具有軟件的靈活性,是實現(xiàn)高性能計算的一個創(chuàng)新性的途徑,已成為業(yè)界的研究熱點。它在高性能計算領(lǐng)域具有非常好的應(yīng)用前景,但也帶來了許多新的挑戰(zhàn),包括可重構(gòu)系統(tǒng)上應(yīng)用的軟/硬功能劃分、軟/硬任務(wù)調(diào)度、硬件任務(wù)布局和可重構(gòu)資源管理等。 針對可重構(gòu)系統(tǒng)面臨的挑戰(zhàn),本文開展的主要工作包括如下幾個方面: 1、提出了一種面向動態(tài)可重構(gòu)系統(tǒng)的基于配置預(yù)取和任務(wù)重用的混合任務(wù)調(diào)度算法CTHTSA。傳統(tǒng)任務(wù)調(diào)度算法(包括單CPU上的任務(wù)調(diào)度和多CPU上的并行任務(wù)調(diào)度)為可重構(gòu)系統(tǒng)上的軟硬任務(wù)調(diào)度研究提供了一定的參考,但是不能滿足可重構(gòu)計算系統(tǒng)的需要。而目前的可重構(gòu)系統(tǒng)的任務(wù)調(diào)度研究大部分沒有考慮CPU和FPGA的協(xié)同執(zhí)行或針對硬件任務(wù)的配置時間因素,只單獨運用了某一種優(yōu)化手段,優(yōu)化效果有限。針對這種情況,CTHTSA算法充分利用目前可重構(gòu)系統(tǒng)中豐富的CPU核和FPGA資源,實現(xiàn)軟件任務(wù)和硬件任務(wù)的并行執(zhí)行,并通過配置預(yù)取和任務(wù)重用來隱藏硬件任務(wù)的配置開銷,以進一步減少程序執(zhí)行時間。實驗結(jié)果表明該算法能有效提高系統(tǒng)的執(zhí)行性能。 2、提出了一種基于改進遺傳算法和配置預(yù)取調(diào)度的軟硬功能劃分算法IGCPSPA。該算法將程序的劃分和調(diào)度結(jié)合起來,首先對問題進行編碼,完成問題域向解空間的映射,然后在進化過程中采用賭輪和精英保留的選擇策略、自適應(yīng)交叉和變異策略對個體進行優(yōu)化,進化到中后期時采用爬山算法對個體進行鄰域優(yōu)化搜索,最終獲得了一個較優(yōu)的軟硬功能劃分方案。采用基于配置預(yù)取的調(diào)度算法對劃分方案進行評價,調(diào)度算法充分利用CPU核與FPGA并行工作,并在調(diào)度過程中采用配置預(yù)取策略以隱藏系統(tǒng)的重構(gòu)開銷,從而提高了系統(tǒng)整體的執(zhí)行性能。實驗結(jié)果表明了相對于現(xiàn)有的軟硬件自動劃分方法,本文提出的劃分方法的有效性。 3、提出了一種基于任務(wù)緊迫度和布局緊密度的在線任務(wù)調(diào)度算法TUPC。與現(xiàn)有調(diào)度算法的FCFS調(diào)度方式不同,該算法綜合考慮相鄰任務(wù)的相關(guān)特征,選取任務(wù)緊迫度高的任務(wù)優(yōu)先進行調(diào)度,同時在調(diào)度過程中選擇布局緊密度高的區(qū)域?qū)τ布蝿?wù)進行布局。實驗結(jié)果表明,該算法能夠有效提高任務(wù)調(diào)度和布局的質(zhì)量,調(diào)度成功率優(yōu)于目前的主流調(diào)度算法。 4、構(gòu)建了異質(zhì)可重構(gòu)器件模型和任務(wù)模型,并提出了芯片負載率(Chip Load, CL)和特殊負載率(Special Load, SL)的概念,通過HM-FF和HT-FF算法測試證明了CL和SL對調(diào)度性能的影響。在分析HT-FF算法性能瓶頸的基礎(chǔ)上,提出了基于區(qū)域劃分布局的調(diào)度算法SARP,并進一步提出了一種改進的區(qū)域劃分布局調(diào)度算法——基于區(qū)域劃分布局共享的調(diào)度算法SARSP。實驗結(jié)果表明SARSP算法能夠有效地降低異質(zhì)可重構(gòu)結(jié)構(gòu)下任務(wù)調(diào)度的拒絕率。
【學(xué)位單位】：解放軍信息工程大學(xué)
【學(xué)位級別】：博士
【學(xué)位年份】：2011
【中圖分類】：TP338
【部分圖文】：

信息工程大學(xué)博士學(xué)位論文從而能夠滿足不同 HPC 應(yīng)用需求，提高計算效率。相對于目前的 X86 處理器而言，F(xiàn)PGA一般運行在較低的時鐘頻率下，具有較高的內(nèi)存帶寬、突出的并行處理能力（包括指令、數(shù)據(jù)及線程級的并行）和出色的根據(jù)應(yīng)用環(huán)境的硬件定制能力。與在服務(wù)器上增加一顆處理器/內(nèi)核相比，在服務(wù)器上增加一顆 FPGA 協(xié)處理器，一般性能可以提高 2 至 3 倍，而功耗則降低 40%，如果根據(jù)應(yīng)用情況對算法進行優(yōu)化，性能甚至可以提高 10 倍以上。

圖 2 Surrey 大學(xué)可重構(gòu) SOC 框圖學(xué)的 Morphoing System 工程提出的一種粗粒度的可重構(gòu)結(jié)構(gòu)64 個可重構(gòu)元胞（Reconfigurable Cell, RC）排成的陣列，每個算單元（ALU-MULT）、兩個多路選通器（MUXA、MUXB），可應(yīng)用于多媒體數(shù)據(jù)處理和圖像處理等[18]。公司和廠商也推出了相應(yīng)的高性能可重構(gòu)計算平臺相關(guān)產(chǎn)品的 SRC-6 硬件平臺和 Carte 軟件環(huán)境[19][20]，Cray公司的XD1超構(gòu)特定應(yīng)用計算平臺 Altix/RASC[22]、StarBridge 公司的 HC-llatech 公司的 Ben 系列 FPGA 卡、DIME 系統(tǒng)和 FUSE 軟件[24隨著可重構(gòu)計算技術(shù)的發(fā)展以及人們對高效能計算的更高追建造下一代超級計算機的重要技術(shù)。術(shù)概述算發(fā)展歷史采用一種新型的計算模式，由通用 CPU 負責根據(jù)應(yīng)用特點，

傳統(tǒng)的 CPU 計算是一種基于時域的計算模式，計算問題被分解成時域上的運算序列，通過分時復(fù)用資源來完成計算；ASIC 則是一種基于空域的計算模式；而可重構(gòu)計算是一種時/空域上的復(fù)合計算模式。圖3顯示了三種計算模式處理y = A*x*x + B*x + C的過程[38]。圖 3 三種計算模式的比較圖 3(a)中問題 1 被分解為 5 條指令，依次順序執(zhí)行每條指令將輸出最終運算結(jié)果。從其計算過程可知，雖然 CPU 的硬件結(jié)構(gòu)固定不變，但通過不同的指令流能夠?qū)崿F(xiàn)不同的功能，即 CPU 計算具有很高的通用性。這是 CPU 計算的優(yōu)點，同時也造成了它的一系列缺點，包括：不能為特定的應(yīng)用算法優(yōu)化內(nèi)部結(jié)構(gòu)；指令集的有限性造成向硬件映射效率的不理想；關(guān)鍵路徑上可能存在一些計算浪費；循環(huán)、跳轉(zhuǎn)等控制指令造成的時鐘周期浪費。上述種種，使得 CPU 計算模式的性能難以進一步提高。ASIC 執(zhí)行上述算法的過程如圖 3(b)所示。根據(jù)功能需求

【引證文獻】

相關(guān)博士學(xué)位論文 前1條

1 李春生;可重構(gòu)多核片上系統(tǒng)軟硬件協(xié)同優(yōu)化算法研究[D];中國科學(xué)技術(shù)大學(xué);2014年

相關(guān)碩士學(xué)位論文 前1條

1 王沖;基于嵌入式的半虛擬化應(yīng)用系統(tǒng)的研究與實現(xiàn)[D];西南交通大學(xué);2014年

本文編號：2820741