在電子系統(tǒng)綜合測試與分析領域中,儀器設備的數字化、軟件化中需要采用大量信號處理,許多應用場合中信號處理算法越來越復雜,實時性要求越來越高,相應的計算量也越來越大。為了解決這個問題,我們不得不越來越多地把以往用于大型計算機的并行處理技術應用到信號處理中來。 信號處理中各個層次上的硬、軟件并行處理技術紛繁復雜,在這當中采用多處理器對信號進行并行加速處理是一個正在受到日益重視的研究方向。多處理器并行處理系統(tǒng)設計中,牽涉到多處理器間任務調度和并行算法實現等難點問題,需要結合處理器計算單元的互聯特性和信號處理算法的并行可擴性進行研究。尋求一種低通信開銷的高效處理結點互連技術、任務分配調度方法以及對信號處理算法并行改進改進己成為當務之急。 本文主要研究了多DSP(Digital Signal Processor)并行處理系統(tǒng)的設計,涉及并行處理系統(tǒng)的體系結構、數字信號處理芯片(DSP)在并行處理中的應用、信號處理算法并行化的研究等等。本文對組成并行處理系統(tǒng)的三個要素:處理單元、并行處理機網絡結構、任務調度和并行算法進行了詳細的論述。設計和實現采用由TigerSHARC@DSP組成的分布式多處理器互聯平臺,在采用VDK RTOS(VisualDSP++ Kernel Real-time Operator System )組成的并行系統(tǒng)之上進行處理任務分配和調度,針對FFT,IIR和FIR濾波等算法進行并行性分析,提出了一些通用信號處理算法在并行系統(tǒng)上提高性能的任務分配和算法改進方法。
【學位單位】：華中科技大學
【學位級別】：碩士
【學位年份】：2007
【中圖分類】：TP332
【部分圖文】：

華 中 科 技 大 學 碩 士 學 位 論 文圖2.3.共享存儲器的8片ADSP-TS-xxx處理器并行系統(tǒng). 數據流多處理器并行系統(tǒng)這種系統(tǒng)的處理器之間通過數據流相聯系，數據流通過 ADSP-TSxink Ports)來傳送，系統(tǒng)結構比較簡單，如圖 2.4 所示。當各處理器之有關聯，只是通過數據流相聯系時，可選擇數據流多處理器并行方式在處理器之間傳送數據的最大速率為 250Myte/s。

圖 2.6. MeshSP 結構的基本形式種結構中，每個 TigerSHARC 只與相鄰節(jié)點直接通信，避合大規(guī)模并行系統(tǒng)。MeshSP 專利目前為 ICE( Intergrated Co司已經使用 MeshSP 技術開發(fā)出了 MSP8x8 處理機，它由 FLOPS 處理能力和 5.1Gbyte 的通信帶寬，用 8x8 的 M4 的附屬 FFT 變換只需要 26ns。rSHARC DSP 并行機的 PCI 接口擴展rSHARC DSP 的主機接口擴展 PCIigerSHARC DSP 通過共享存儲器和 Link 口互聯的并行處算和數字信號處理能力，但平臺的缺點是缺少相應RC DSP 只提供了 HOST 接口供 DSP 與其它主控處理器良好擴展性和常用基本算法庫的高性能信號處理計算平臺

數據地址總線且相互間通過鏈路口通信，構成緊耦合系統(tǒng)，主機接口通過 PLX9054橋接芯片與 PCI 設備通信。圖2.7. 基于PCI總線的多DSP通用系統(tǒng)原理框圖二．橋接電路的設計設計中采用Altera公司的EP2C5型FPGA來進行邏輯轉換，硬件接口的連接電路如圖2.8 所示。AD公司的TigerSHARC DSP系列DSP對多處理器空間進行統(tǒng)一編址，而且支持突發(fā)模式的傳輸操作，因此可以直接把DSP 的低30位地址線直接接到PLX9054 的高30位地址線上（這是由于PCI總線為字節(jié)尋址而DSP為雙字尋址），只需要設置好PLX9054 配置寄存器中地址映射的值便可。圖2.8. DSP與PLX9054接口的連接電路三．FPGA 的邏輯轉換㈠．PCI 目標模式下的操作邏輯時序目標模式下 9054 要訪問 DSP 必須申請局部總線，訪問過程為以下三個步驟：1) 局部總線權轉讓：當 PLX9054 需要對 DSP 進行數據的讀寫操作時，PLX 9054令 LHOLD 信號有效，對局部總線提出請求，FPGA 收到 LHOLD 信號時便發(fā)送 HBR信號

【引證文獻】

相關碩士學位論文 前1條

1 胡新康;多DSP目標檢測軟件設計與優(yōu)化[D];華中科技大學;2011年

本文編號：2813047