【摘要】： 隨著集成電路設(shè)計(jì)和制造工藝的發(fā)展提高,數(shù)字信號(hào)處理器(Digital Signal Processor)的性能越來(lái)越高,芯片的集成復(fù)雜度也越來(lái)越高。為了保證芯片的良品率,增加內(nèi)部信號(hào)的可觀察性和可控制性,如何提高芯片的可測(cè)試性已經(jīng)成為研究的難點(diǎn)問(wèn)題。同時(shí),由于DSP的應(yīng)用范圍不斷擴(kuò)展,后期的軟件應(yīng)用開(kāi)發(fā)的難度也隨之增加,因此在DSP的設(shè)計(jì)過(guò)程中引入可調(diào)試性設(shè)計(jì)方法,可以為DSP復(fù)雜應(yīng)用開(kāi)發(fā)提供有效的支持。 為了解決芯片的測(cè)試以及后期軟件開(kāi)發(fā)的調(diào)試問(wèn)題,本文在深入研究rDSP體系結(jié)構(gòu)的基礎(chǔ)上,結(jié)合可測(cè)試性設(shè)計(jì)方法、片內(nèi)調(diào)試技術(shù)和應(yīng)用需求,設(shè)計(jì)了基于JTAG邊界掃描協(xié)議的rDSP片內(nèi)調(diào)試系統(tǒng)。該調(diào)試系統(tǒng)主要包括TAP控制器、指令寄存器、數(shù)據(jù)寄存器、邊界掃描鏈、片內(nèi)調(diào)試單元和斷點(diǎn)寄存器組等模塊。主機(jī)通過(guò)JTAG接口對(duì)芯片進(jìn)行調(diào)試,控制流水線的暫停、運(yùn)行,實(shí)現(xiàn)了對(duì)芯片內(nèi)核狀態(tài)的觀察和設(shè)置,完成了對(duì)芯片內(nèi)寄存器組的讀寫操作,同時(shí)設(shè)計(jì)實(shí)現(xiàn)了軟硬件斷點(diǎn)、單步控制等基本調(diào)試功能;本文設(shè)計(jì)的片內(nèi)調(diào)試系統(tǒng)不需要在芯片上增加新的引腳,僅僅通過(guò)芯片上必要的JTAG接口即可實(shí)現(xiàn)板級(jí)邊界掃描測(cè)試和片內(nèi)調(diào)試功能。 在此基礎(chǔ)之上,完成了調(diào)試系統(tǒng)的硬件結(jié)構(gòu)設(shè)計(jì),進(jìn)行了RTL級(jí)的VerilogHDL代碼描述、邏輯綜合和綜合后的仿真驗(yàn)證工作。 驗(yàn)證結(jié)果表明,該調(diào)試系統(tǒng)能夠很好的完成芯片的片內(nèi)調(diào)試功能,滿足了可測(cè)試性和可調(diào)試性需求,為芯片板級(jí)測(cè)試和后期應(yīng)用開(kāi)發(fā)提供了基礎(chǔ)。
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP368.11
【圖文】：

保證調(diào)試正確性的基本原則。片內(nèi)調(diào)試技術(shù)主要包括兩個(gè)方面的內(nèi)容：其一是調(diào)試部件對(duì)處理器運(yùn)行狀態(tài)的可控制性；其二則是調(diào)試部件對(duì)系統(tǒng)狀態(tài)的可觀察性。前者讓調(diào)試工具能夠自如的控制目標(biāo)系統(tǒng)的運(yùn)行，使開(kāi)發(fā)人員可以在任何需要的地方進(jìn)行詳細(xì)的觀察和分析；后者則使開(kāi)發(fā)人員可以觀察到程序在目標(biāo)系統(tǒng)上運(yùn)行的所有狀態(tài)和數(shù)據(jù)。1.1.2.1 DSP 系統(tǒng)調(diào)試的基本概念數(shù)字信號(hào)處理器（DSP）系統(tǒng)，由于應(yīng)用的特定性，對(duì)攜帶性和低功耗的要求，通常資源有限，一般不具備獨(dú)立開(kāi)發(fā)應(yīng)用的能力。DSP 的開(kāi)發(fā)環(huán)境與普通的計(jì)算機(jī)開(kāi)發(fā)不同，而且 DSP 系統(tǒng)的調(diào)試方法更是隨著 DSP 和嵌入式系統(tǒng)的發(fā)展不斷進(jìn)化改變。一個(gè)完整的數(shù)字信號(hào)處理系統(tǒng)開(kāi)發(fā)平臺(tái)，通常由通用計(jì)算機(jī)和 DSP 硬件開(kāi)發(fā)平臺(tái)組成，前者我們稱為主機(jī)，而后者則稱為目標(biāo)板。兩者通過(guò)調(diào)試協(xié)議轉(zhuǎn)換器相連，采用的通信接口也種類繁多，如串口、并口、以太網(wǎng)接口、USB 接口、JTAG 接口等等。常見(jiàn)的 DSP 系統(tǒng)開(kāi)發(fā)調(diào)試平臺(tái)如下圖 2 所示：

這個(gè)時(shí)候調(diào)試軟件不允許訪問(wèn)調(diào)試部件，在正常運(yùn)行狀態(tài)下，調(diào)試控制單元和斷點(diǎn)單元均運(yùn)行在系統(tǒng)時(shí)鐘下；調(diào)試狀態(tài)則是指系統(tǒng)處于調(diào)試時(shí)鐘的控制之下，調(diào)試時(shí)鐘通過(guò) JTAG 接口的 TCK 引腳輸入，此時(shí)主機(jī)調(diào)試軟件可以通過(guò) JTAG 接口操作所有調(diào)試部件和觀察系統(tǒng)內(nèi)核狀態(tài)，DM 狀態(tài)標(biāo)志位為 1，調(diào)試軟件通過(guò)監(jiān)測(cè)到該位信號(hào)則可以進(jìn)行調(diào)試操作。兩個(gè)狀態(tài)除了狀態(tài)標(biāo)志位不相同之外，主要的區(qū)別在于兩個(gè)狀態(tài)工作在不同的時(shí)鐘域，由于完成調(diào)試功能的調(diào)試掃描鏈對(duì)調(diào)試控制單元及斷點(diǎn)單元的操作必須在調(diào)試時(shí)鐘的控制下進(jìn)行，因此調(diào)試狀態(tài)和正常狀態(tài)需要進(jìn)行時(shí)鐘的切換。正常情況下在一次調(diào)試過(guò)程中，系統(tǒng)狀態(tài)需要進(jìn)行多次的切換，由于調(diào)試時(shí)鐘速度往往比正常時(shí)鐘慢得多，所以系統(tǒng)時(shí)鐘的切換必須確保穩(wěn)定有效。在時(shí)鐘切換的過(guò)程中，可能會(huì)出現(xiàn)時(shí)鐘抖動(dòng)，因此系統(tǒng)在時(shí)鐘切換到正常時(shí)鐘之后，可以通過(guò)增加幾個(gè)時(shí)鐘周期的等待，以消除時(shí)鐘不穩(wěn)定帶來(lái)的運(yùn)行不穩(wěn)定，在等待狀態(tài)下，芯片仍然保持鎖定，不取指執(zhí)行，在時(shí)鐘穩(wěn)定之后釋放流水線再取指令執(zhí)行。同時(shí)需要保證時(shí)鐘切換時(shí)不會(huì)產(chǎn)生毛刺（Glitch），保證系統(tǒng)的穩(wěn)定性。因此本文設(shè)計(jì)了一種無(wú)毛刺的時(shí)鐘切換電路，如圖 27 所示：

圖 36 JTAG 接口功能驗(yàn)證Figure 36 Simultian result of JTAG interface圖 36 為 JTAG 接口驗(yàn)證結(jié)果，從圖中可以看到：當(dāng) trst_信號(hào)為低時(shí)，jtag 接口不工作，即 TAP 狀態(tài)機(jī)處于 test-logic-reset 狀態(tài)即ff 狀態(tài)，當(dāng) trst_信號(hào)為高電平時(shí)，jtag 接口才開(kāi)始工作。當(dāng)系統(tǒng)上電復(fù)位后，TAP 狀態(tài)機(jī)復(fù)位，同時(shí) JTAG 指令寄存器復(fù)位，其值為默認(rèn)指令 BYPASS 即指令編碼 4’b1111。當(dāng)執(zhí)行指令為 BYPASS 指令時(shí)，旁路寄存器被選擇到 TDI 與 TDO 之間，當(dāng) TA狀態(tài)機(jī)進(jìn)入 Shift-DR 狀態(tài)時(shí)，即 ee 狀態(tài)，TDI 數(shù)據(jù)經(jīng)過(guò)一個(gè)周期延遲后從 TD輸出。只有當(dāng) TAP 控制器處于 Shift-DR 和 Shift-IR，TDO 輸出才有效，否則為高阻狀態(tài)。在 TAP 控制器進(jìn)入 IR-Capture 狀態(tài)時(shí)，capture 信號(hào)為高電平，同時(shí) jtag 指令寄存器中捕獲序列 4’b0101，標(biāo)志系統(tǒng)處于調(diào)試狀態(tài)，具體說(shuō)明如前所述。當(dāng) TAP 控制器進(jìn)入 Shift-IR 狀態(tài)時(shí)，即 fe 狀態(tài)時(shí)，指令寄存器連接到 TDI 與 TD

【參考文獻(xiàn)】

相關(guān)期刊論文 前7條

1 鐘波;孟曉風(fēng);;基于IEEE1149．1標(biāo)準(zhǔn)的通用測(cè)試機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J];航空電子技術(shù);2006年02期

2 沈戈,張欣,高德遠(yuǎn);DSP處理器中的在電路仿真器(ICE)模塊設(shè)計(jì)[J];計(jì)算機(jī)工程與應(yīng)用;2003年27期

3 張偉,李兆麟,張闖,汪東升;一種基于JTAG的嵌入式微處理器片上可調(diào)試系統(tǒng)[J];計(jì)算機(jī)工程與應(yīng)用;2004年12期

4 吳皓,劉鵬;基于JTAG的DSP處理器嵌入式調(diào)試接口設(shè)計(jì)[J];計(jì)算機(jī)工程;2005年01期

5 張實(shí)華;伍乾永;;一種基于JTAG的嵌入式DSP可調(diào)試系統(tǒng)的設(shè)計(jì)[J];微電子學(xué);2007年01期

6 沈沙,沈泊,章倩苓;一種帶有流水線追蹤器的JTAG ICE調(diào)試電路設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2004年07期

7 金輝;華斯亮;張鐵軍;侯朝煥;;基于JTAG標(biāo)準(zhǔn)的處理器片上調(diào)試的分析和實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2007年06期

相關(guān)碩士學(xué)位論文 前1條

1 魏勇;嵌入式交叉調(diào)試技術(shù)的研究與實(shí)現(xiàn)[D];電子科技大學(xué);2005年

本文編號(hào)：2804752