【摘要】： SATA是一種高速的串行總線,采用點對點方式進行數(shù)據(jù)傳輸,內(nèi)置數(shù)據(jù)/命令校驗單元,支持熱插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)傳輸速度。目前SATA2.0應用廣泛,相較于SATA1.0還支持NCQ(原生命令隊列)、端口多路器(Port Multiplier)、交錯啟動(Staggered Spin_up)、熱插拔等一系列的功能。 隨著我國信息化發(fā)展進程加快,信息化覆蓋面擴大,信息安全問題也隨之增多,數(shù)據(jù)存儲和保護的需求與日俱增。基于硬件的加密方式因其速度快、密鑰保存方式安全可靠等優(yōu)點,逐漸成為存儲數(shù)據(jù)加密的發(fā)展趨勢。本文將硬盤數(shù)據(jù)加密和SATA2.0接口相結(jié)合進行研究,并基于FPGA實現(xiàn)了帶有SATA2.0接口的硬盤加密橋IP,對于研究硬盤高速串行接口的加密橋具有重要的價值。 本文分析了PATA和SATA兩種協(xié)議之間的差異,深入研究了SATA2.0協(xié)議和ATA/ATAPI-6指令集,包括物理層、鏈路層、傳輸層和應用層分析。闡述了Xilinx公司的Virtex-5 ? GTP的結(jié)構框圖以及其工作原理。重點研究了SATA2.0加密橋接口IP的系統(tǒng)設計,分析了加密橋的原語傳輸方式和幀傳輸方式等。詳細介紹了SATA2.0加密橋接口的系統(tǒng)中各個單元的工作原理,闡述了在實現(xiàn)過程中應注意的要點。 設計SATA加密橋控制器IP,依照設計流程,規(guī)劃硬件功能,制定接口信號和相關時序,再利用硬件描述語言編寫代碼描述電路,通過驗證保證描述電路功能符合協(xié)議要求。設計電路時不僅要考慮面積與功耗影響,更重要的是保證設計完全正確。很多指導性原理和經(jīng)驗可作為設計參考,從源頭增強設計魯棒性。其次對設計進行充分驗證也是保障的必要手段之一。因此,本文還介紹了系統(tǒng)驗證。 加密橋控制器IP在Xilinx公司的Virtex-5? FPGA上工作正常,性能良好,已達到設計的性能指標。本文對于SATA2.0加密橋控制器的研究具有一定的工程設計參考價值。
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP336
【圖文】：

7圖2-3 SATA 總線PATA 總線接口速度達到 100MB/s 和 133MB/s 的時候，并行信號之間的干擾非常嚴重。如果繼續(xù)在并行傳輸技術上進行相應改進，已經(jīng)無法解決此類問題。當工作頻率越來越高時，串行傳輸方式成為一種人們的選擇，SATA 總線就是串行傳輸方式中目前廣泛采用的一種形式。SATA 總線采用串行傳輸方式，只有兩根數(shù)

說明已經(jīng)建立好連接，發(fā)送 SYNC 原語；(9) 進行三次非 ALIGN 的數(shù)據(jù)通信之后，表明已經(jīng)建立了正常的連接。圖2-8 物理層上電過程2.3.2 鏈路層2.3.2.1 基本功能鏈路層是根據(jù)傳輸層的指示控制傳輸幀和交互原語，以及接收幀和原語轉(zhuǎn)換為指示信號告知傳輸層。當鏈路層收到傳輸層的要求傳輸一幀的請求或者收到來自物理層的數(shù)據(jù)時，鏈路層會提供以下功能：與對應鏈路層協(xié)議好傳輸一幀，并仲裁主機和設備的優(yōu)先級；確認對應鏈路層已經(jīng)準備好接收；接收到來自對應鏈路層的幀接收應答；在傳輸層要求傳輸?shù)臄?shù)據(jù)加上幀的外殼部分；在接收方去除接收到物理層數(shù)據(jù)的幀的外殼部分；以雙字Dwords的形式接收來自傳輸層的數(shù)據(jù)；以編碼后的字符形式接收來自物理層的數(shù)據(jù)；計算數(shù)據(jù)的 CRC 校驗值；收發(fā)幀；根據(jù) FIFO 的數(shù)據(jù)緩存器或者對應鏈路層的請求進行幀流量的控制；告知傳輸層傳輸正確或者鏈路層/物理層的錯誤；進行 8b/10b 編解碼；對數(shù)據(jù)信息進行加解擾。

[14]。圖3-9 物理層接口單元結(jié)構框圖3.5.2 OOB 控制單元OOB 控制單元主要根據(jù) SATA 協(xié)議中物理層狀態(tài)機而進行設計，主要完成對于 OOB 信號的生成和檢測，并完成物理層的鏈接過程。圖 3-10 是參考設計中主機 OOB 控制器的狀態(tài)機，完成初始化 OOB 握手過程，其中的超時限制遵循 SATA協(xié)議。整個過程主要通過 OOB 信號的發(fā)送和檢測，D10.2 數(shù)據(jù)的發(fā)送，ALIGN 檢測和發(fā)送，最后 SYNC 的檢測直到鏈接成功。具體的實現(xiàn)過程可以參考第 2.3.1.4節(jié)。

【引證文獻】

相關碩士學位論文 前5條

1 朱鑫鵬;SATAⅡ設備端IP核的FPGA設計與實現(xiàn)[D];電子科技大學;2011年

2 索艷濱;基于SATA2.0的可配置加解密系統(tǒng)設計與調(diào)試[D];電子科技大學;2010年

3 申慧軍;SATA2.0硬盤數(shù)據(jù)加解密系統(tǒng)設計與實現(xiàn)[D];電子科技大學;2010年

4 陳杰;SATA2.0加解密接口芯片控制模塊的設計與實現(xiàn)[D];電子科技大學;2010年

5 璩澤旭;高速大容量存儲系統(tǒng)關鍵技術研究與實現(xiàn)[D];西安電子科技大學;2013年

本文編號：2803583