【摘要】：在如今科技水平飛速發(fā)展的環(huán)境下,移動(dòng)終端和智能家居已經(jīng)普及在人們的生活中。為了滿足人工智能對(duì)硬件設(shè)施的需求,工藝節(jié)點(diǎn)的持續(xù)更新?lián)Q代,相同面積的晶圓中集成的晶體管也呈現(xiàn)出指數(shù)型增長(zhǎng)的趨勢(shì)。SRAM作為速度最快的存儲(chǔ)設(shè)備,在SoC中所占比重也逐漸的增加,伴隨著SRAM容量的增大,SRAM受到晶體管閾值電壓不匹配的影響也越來(lái)越大。本文為了有效的降低靈敏放大器的失調(diào)電壓,提出了一種自適應(yīng)分布數(shù)字校準(zhǔn)型靈敏放大器,進(jìn)而加快SRAM的讀取速度,減少功耗。本文主要工作如下:一、介紹了SRAM的整體架構(gòu),分析了讀、寫和保持三種工作狀態(tài),其中讀操作為SRAM的時(shí)序關(guān)鍵路徑。然后說(shuō)明了靈敏放大器在讀操作中發(fā)揮的作用,根據(jù)輸入端數(shù)據(jù)的類型,靈敏放大器主要分為電壓型靈敏放大器和電流型靈敏放大器兩種。電壓型靈敏放大器具備較為簡(jiǎn)單的電路結(jié)構(gòu),性能穩(wěn)定高效,但是輸入端需要一定的差分電壓,因此受位線負(fù)載電容的影響較大。電流型靈敏放大器輸入位線電流,速度快,不受位線負(fù)載電容的影響,但是電路結(jié)構(gòu)較為復(fù)雜,工藝波動(dòng)會(huì)嚴(yán)重影響其穩(wěn)定性。對(duì)比分析了三種常見的靈敏放大器結(jié)構(gòu)的優(yōu)勢(shì),仿真驗(yàn)證了傳統(tǒng)耦合鎖存型靈敏放大器具備較為優(yōu)異的抗工藝波動(dòng)能力。二、分析差分型靈敏放大器失調(diào)電壓產(chǎn)生原理,敘述了幾種通過(guò)不同途徑降低失調(diào)電壓的校準(zhǔn)方法,詳細(xì)介紹了各種方案的電路原理和工作方式,通過(guò)仿真驗(yàn)證各種設(shè)計(jì)的失調(diào)電壓改善效果,分析各自存在的優(yōu)點(diǎn)和不足。三、本文提出了一種自適應(yīng)分布數(shù)字校準(zhǔn)型靈敏放大器,詳細(xì)分析了電路結(jié)構(gòu),理論推導(dǎo)和工作原理。在增加少量外圍電路的條件下,通過(guò)控制內(nèi)部節(jié)點(diǎn)之間傳輸門NMOS柵壓,可以減小晶體管失配的影響。校準(zhǔn)后失調(diào)電壓可以有效降低57.1%(TT工藝角下),并且在不同工藝角和溫度下仿真驗(yàn)證自適應(yīng)分布數(shù)字校準(zhǔn)型靈敏放大器的效果,蒙特卡洛仿真結(jié)果顯示校準(zhǔn)后失調(diào)電壓改善效果達(dá)49.9%～58.3%。
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TP333;TN722
【圖文】：

７０多年來(lái)半導(dǎo)體集成電路的發(fā)展速度遠(yuǎn)遠(yuǎn)超過(guò)當(dāng)時(shí)的預(yù)期，集成電路的發(fā)明推逡逑動(dòng)了邋ＰＣ，穿戴設(shè)備以及醫(yī)療等設(shè)備的發(fā)展，極大的提高了人類的生活水平。如逡逑圖１－１所示為不同工藝節(jié)點(diǎn)最初量產(chǎn)芯片的時(shí)間線，可以看出工藝發(fā)展的過(guò)程也逡逑符合ＩＴＲＳ反映的每２－３年縮放７０％的趨勢(shì)，工藝節(jié)點(diǎn)的不斷縮進(jìn)，芯片的集成逡逑度也成倍的增長(zhǎng)。從２００７年１１月份英特爾推出首款４５ｎｍ處理器（志強(qiáng)Ｘ５４００），逡逑在２１４邋ｍｍ２的芯片上集成了邋８．２億個(gè)晶體管，時(shí)至今日（２０１８年）７ｎｍ己經(jīng)開始逡逑量產(chǎn)，華為的麒麟９８０處理器在７４．１３ｍｍ２的芯片中更是容納了邋６９億個(gè)晶體管。逡逑根據(jù)ＩＲＤＳ邋２０１７路線圖，下一個(gè)工藝節(jié)點(diǎn)為５ｎｍ，臺(tái)積電已宣布將于２０１９－２０２０逡逑年期間量產(chǎn)５ｎｍ產(chǎn)品。逡逑＾邋ｂ邋ｍ逡逑ｎ邐Ｅｘｙｎｏｓ邋８８９５邋}0■個(gè)９８０逡逑Ｍ－５Ｙ７０逡逑１７邋３７７０Ｋ逡逑—邐＞７邋納}藝邐『逡逑—１邐＞丨0納}藝＞６９媝體管逡逑Ｘｅｏｎ邋５４００邐工藝，＞邋ｆｉｎｆｅｔ晶體ｉｆ逡逑￣￣ｒ＾ｒ邋＞逡逑＞邋面積：１６０ｍｍ２逡逑，３２納}藝產(chǎn)丨４億個(gè)晶體管逡逑／ｎ0１邋＞邋面積：８邋丨邋ｍｍ：逡逑Ｉ邐＞邋３．８２億個(gè)晶體管逡逑—４５納米工藝逡逑＞邋面積：２１４ｍｍ逡逑＞邋８．２億個(gè)晶體管逡逑圖１－１工藝發(fā)展時(shí)間線逡逑Ｆｉｇｕｒｅｌ－１邋Ｐｒｏｃｅｓｓ邋ｄｅｖｅｌｏｐｍｅｎｔ邋ｔｉｍｅｌｉｎｅ逡逑近幾年

位線可以讀出單元內(nèi)存儲(chǔ)的數(shù)據(jù)或者寫入數(shù)據(jù)，通過(guò)字線與位線的配合逡逑可以準(zhǔn)確的讀寫任何一個(gè)單元的數(shù)據(jù)。外圍電路可以分為行列譯碼器、時(shí)序控制逡逑電路、靈敏放大器和輸入輸出驅(qū)動(dòng)電路［］ＣＩ］。如圖１－５為ＳＲＡＭ結(jié)構(gòu)框圖。逡逑！邐Ｍ列逡逑邐邐Ａ邐邐逡逑Ｉ邐１邋Ｉ邋［邋Ｉ邋｛邋［邐Ｍ邋丨邐！逡逑Ｉ邐土邐Ｉ逡逑Ｉ邐ｒ．：＝——：邋：邋｜邐＝二｜逡逑！邋１逡逑Ｉ邋Ｎ邋＿邋Ｉ邋Ｉ邋ｈ邋；邋Ｉ邐！逡逑１１．．邋－邐＂＞邋ｔ邐Ｉ邐ｉ－ＡＩ－４ＪＡ＿邐，卜對(duì)��！逡逑行地址＾邋Ｊ邋Ｉ邐＇逡逑：１￣——Ｉ邋ｉ邋Ｉ逡逑｜邋－邋｜邋｜邋１邐——邐｜逡逑１邐１＝士李邐三三邐｜逡逑Ｉ邐邐＿！邐一：邋�。剑竭娯义希边姡姡哼姡н姡海海憾郊祝綄戝澹叔澹慑义弦弧蓿娏凶g碼器邐！逡逑時(shí)序邐Ｉ邋Ｉ邋ＩＴ－邋．．．．．．Ｔ邋Ｉ邋Ｉ邋Ｉ邋Ｉ邐｜逡逑Ｉ邐控制邐￣靈敏放大器邐Ｉ邋R`拙岫Ｉ逡逑Ｉ邐ｄｚ，邐邐邋ｙｊｌ＾ＡＬ逡逑｜邐邐邐邋輸入輸出驅(qū)動(dòng)電路邐１邐｜逡逑Ｉ邐Ｉ逡逑圖１－５邋ＳＲＡＭ結(jié)構(gòu)框圖逡逑Ｆｉｇｕｒｅ邋１－５邋Ａｒｃｈｉｔｅｃｔｕｒｅ邋ｏｆ邋ＳＲＡＭ逡逑傳統(tǒng)的ＳＲＡＭ存儲(chǔ)陣列單元是由兩個(gè)ＰＭＯＳ晶體管與四個(gè)ＮＭＯＳ晶體管組逡逑成的，如圖１－６所示，ＰＴＫＮＴ３和ＰＴ２、ＮＴ４分別構(gòu)成了兩個(gè)交叉耦合的反相逡逑器，ＮＴ１和ＮＴ２是控制存儲(chǔ)單元數(shù)據(jù)讀寫的傳輸管。其中ＷＬ是控制傳輸管的逡逑字線信號(hào)，ＢＬ和ＢＬＢ是位線，用于存儲(chǔ)單元數(shù)據(jù)讀出或者寫入，節(jié)點(diǎn)Ｑ和ＱＢ逡逑稱之為存儲(chǔ)節(jié)點(diǎn)

ＢＬ邐ＢＬＢ逡逑圖１－６六管單元原理圖逡逑Ｆｉｇｕｒｅ邋１－６邋Ｓｃｈｅｍａｔｉｃ邋ｏｆ邋６－Ｔ邋ｃｅｌｌ逡逑ＳＲＡＭ按照工作模式可以分成三種：讀、寫和保持。數(shù)據(jù)保持如圖１－７邋（ｃ）逡逑所示，此時(shí)存儲(chǔ)單元的內(nèi)部存儲(chǔ)節(jié)點(diǎn)上的數(shù)據(jù)不需要與外界發(fā)生數(shù)據(jù)交換，因此逡逑ＷＬ信號(hào)為低電平，ＮＴ１和ＮＴ２處于截止?fàn)顟B(tài)，節(jié)點(diǎn)Ｑ和ＱＢ數(shù)據(jù)未發(fā)生變化。逡逑ＳＲＡＭ數(shù)據(jù)寫入如圖１－７邋（ｂ）所示，假設(shè)存儲(chǔ)單元初始數(shù)據(jù)為“１”，寫入逡逑數(shù)據(jù)為“０”。首先根據(jù)外部輸入的寫入地址找到需要寫入數(shù)據(jù)“０”的存儲(chǔ)單元逡逑位置，將需要寫入的數(shù)據(jù)傳導(dǎo)到位線上。ＢＬ被置為“０”，ＢＬＢ被置為“１”。字逡逑線ＷＬ置為高電平，將傳輸管ＮＴ１和ＮＴ２開啟，內(nèi)部存儲(chǔ)節(jié)點(diǎn)與位線發(fā)生數(shù)據(jù)逡逑交換，節(jié)點(diǎn)Ｑ通過(guò)傳輸管ＮＴ１向位線放電，當(dāng)節(jié)點(diǎn)Ｑ電壓下降到交叉耦合結(jié)構(gòu)逡逑的數(shù)據(jù)翻轉(zhuǎn)點(diǎn)時(shí)，ＰＴ２開啟，節(jié)點(diǎn)ＱＢ充電后電位升高，同時(shí)ＰＴ１關(guān)斷ＮＴ３導(dǎo)逡逑通

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 郭潘杰;;一種新型消除失調(diào)電壓的高速高精度比較器[J];河南科技;2017年17期

2 賴宗聲,吳光勵(lì),姜浩,陸曉敏,霍泰岷,陳志鈞;線性霍爾IC的溫漂和失調(diào)電壓補(bǔ)償設(shè)計(jì)[J];微電子學(xué);1989年02期

3 郭書苞;鄭曉燕;仇玉林;;一種數(shù)字自動(dòng)校準(zhǔn)運(yùn)放失調(diào)電壓技術(shù)[J];電子器件;2006年04期

4 肖本;肖明;;CMOS運(yùn)算放大器失調(diào)電壓消除設(shè)計(jì)[J];電子科技;2015年02期

5 ;5GOP—07D超低失調(diào)電壓、高增益運(yùn)算放大器[J];集成電路應(yīng)用;1986年05期

6 陳幫勇;;可消除運(yùn)放失調(diào)電壓的高精度鏡像電流源設(shè)計(jì)[J];電子世界;2016年12期

7 杜衛(wèi)華;工程中幾種實(shí)用的運(yùn)算放大器調(diào)零方法[J];承德民族職業(yè)技術(shù)學(xué)院學(xué)報(bào);2002年02期

8 Glen Brisebois;;對(duì)噪聲增益作斬波以實(shí)時(shí)測(cè)量運(yùn)放失調(diào)電壓[J];電子設(shè)計(jì)技術(shù);2008年07期

9 李光宇;;失調(diào)電壓法測(cè)K_(CMR)的理論分析[J];電子測(cè)量技術(shù);1985年03期

10 周燕;張蓉;李正平;余群齡;;基于65nmSRAM靈敏放大器新型失調(diào)減小技術(shù)的研究[J];電腦知識(shí)與技術(shù);2012年10期

相關(guān)重要報(bào)紙文章 前1條

1 成都 胥紹禹;反相放大器參數(shù)設(shè)計(jì)[N];電子報(bào);2007年

相關(guān)碩士學(xué)位論文 前10條

1 孔令雨;靜態(tài)隨機(jī)存儲(chǔ)器靈敏放大器失調(diào)電壓降低技術(shù)研究[D];安徽大學(xué);2019年

2 季金華;SRAM內(nèi)嵌靈敏放大器失調(diào)電壓的影響因素研究[D];蘇州大學(xué);2014年

3 崔海龍;基于0.13μm CMOS工藝的8位1Gsps低失調(diào)電壓Flash ADC的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

4 陳超;6位Flash型超高速ADC的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2007年

5 余群齡;基于65納米SRAM的高速靈敏放大器的設(shè)計(jì)與實(shí)現(xiàn)[D];安徽大學(xué);2012年

6 姚海亮;基于Coarse-Fine Loop的IA的研究與設(shè)計(jì)[D];電子科技大學(xué);2017年

7 趙友來(lái);基于開關(guān)電容技術(shù)的自調(diào)零高精度比較器設(shè)計(jì)[D];復(fù)旦大學(xué);2009年

8 游恒果;高速低功耗比較器設(shè)計(jì)[D];西安電子科技大學(xué);2011年

9 張永水;軌至軌自動(dòng)調(diào)零運(yùn)算放大器的分析與設(shè)計(jì)[D];廈門大學(xué);2014年

10 董陽(yáng)濤;高性能生物電信號(hào)儀表放大器的研究與設(shè)計(jì)[D];浙江大學(xué);2018年

本文編號(hào)：2796336