基于ARM的嵌入式開發(fā)平臺設(shè)計
發(fā)布時間:2020-08-03 16:10
【摘要】: 伴隨著嵌入式技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)展,嵌入式在人們的日常生活中扮演越來越重要的角色。嵌入式系統(tǒng)的硬件核心是嵌入式微處理器,ARM處理器是目前公認(rèn)的業(yè)界領(lǐng)先的32位嵌入式RISC微處理器,其應(yīng)用已經(jīng)深入到多個領(lǐng)域,例如:工業(yè)控制、無線通訊、網(wǎng)絡(luò)應(yīng)用、消費(fèi)類電子產(chǎn)品等。 論文實現(xiàn)了基于ARM處理器的嵌入式開發(fā)平臺。該平臺可以滿足嵌入式應(yīng)用開發(fā),并可實現(xiàn)多種平臺間的協(xié)同處理(例如與FPGA和DSP協(xié)同,實現(xiàn)對多媒體數(shù)據(jù)的處理和控制)。ARM處理器采用SAMSUNG公司的S3C2410A,S3C2410A以ARM920t為內(nèi)核。平臺的存儲器包括64M字節(jié)的SDRAM和64M字節(jié)的Flash,能夠滿足嵌入式操作系統(tǒng)和大型應(yīng)用程序運(yùn)行的需求。為了方便調(diào)試和通訊,平臺設(shè)有各種通訊接口,包括JTAG、UART、用于板間互連的擴(kuò)展接口和10M的以太網(wǎng)接口。平臺的硬件采用4層PCB設(shè)計,節(jié)省了成本,內(nèi)核能穩(wěn)定運(yùn)行在200MHz,外圍端口能運(yùn)行在100MHz,達(dá)到了預(yù)期的性能要求。 論文主要討論了如下幾個方面的工作: 首先,根據(jù)應(yīng)用的需要和系統(tǒng)的擴(kuò)展性,對平臺進(jìn)行了功能劃分,完成了系統(tǒng)的功能架構(gòu);然后,根據(jù)各個功能模塊的應(yīng)用和性能要求,選擇相應(yīng)的功能芯片和外圍電路,繪制原理圖、PCB,完成了系統(tǒng)的硬件平臺;最后,對硬件平臺進(jìn)行了測試,完成了Bootloader的移植和相關(guān)的底層接口(IIC、UART和以太網(wǎng)接口)的驅(qū)動,并成功的在Bootloader中加入了tftp命令,使平臺能夠通過以太網(wǎng)接口下載Linux內(nèi)核鏡像文件。
【學(xué)位授予單位】:哈爾濱工業(yè)大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2008
【分類號】:TP368.1
【圖文】:
圖4-2 S3C2410系統(tǒng)框圖Fig.4-2 Functional block diagram of S3C2410AS3C2410A 的主要片上功能包括:1.8V ARM920T 內(nèi)核供電,1.8V/2.5V/3.3V 存儲器供電;16KB 指令和 16KB 數(shù)據(jù)緩存,MMU 內(nèi)存管理單元;
件編程控制時鐘與外圍模塊的連接,這樣可以減少系統(tǒng)的功耗。(3) 時鐘管理圖4-3為S3C2410A的時鐘分配圖。S3C2410A的主時鐘源來自外部晶振圖4-3 時鐘分配框圖Fig.4-3 The clock distribution block diagram- 24 -
時鐘控制邏輯決定了選用什么樣的時鐘源,是外部時鐘還是經(jīng)過PLL倍頻的時鐘。當(dāng)PLL被配置成一個新值后,時鐘控制邏輯先使FCLK無效,直到PLL輸出達(dá)到穩(wěn)定后才使FCLK有效,圖4-4為主時鐘源輸入的選擇。表4-1 系統(tǒng)啟動時的時鐘源選擇Table 4-1 Clock source selection at Boot-UpMode OM[3:2] MPLL State UPLL State Main Clock source USB Clock source00 on on Crystal Crystal01 on on Crystal EXTCLK10 on on EXTCLK Crystal11 on on EXTCLK EXTCLKa) 晶振輸入 b) 外部時鐘輸入a) X-TAL Oscillation (OM[3:2]=00) b) External Clock Source(OM[3:2]=11)圖4-4 主時鐘源的選擇示例Fig.4-4 Main oscillator circuit examples系統(tǒng)上電后,晶體振蕩器在幾個毫秒時間內(nèi)開始振蕩,OSC穩(wěn)定后復(fù)位- 25 -
本文編號:2779871
【學(xué)位授予單位】:哈爾濱工業(yè)大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2008
【分類號】:TP368.1
【圖文】:
圖4-2 S3C2410系統(tǒng)框圖Fig.4-2 Functional block diagram of S3C2410AS3C2410A 的主要片上功能包括:1.8V ARM920T 內(nèi)核供電,1.8V/2.5V/3.3V 存儲器供電;16KB 指令和 16KB 數(shù)據(jù)緩存,MMU 內(nèi)存管理單元;
件編程控制時鐘與外圍模塊的連接,這樣可以減少系統(tǒng)的功耗。(3) 時鐘管理圖4-3為S3C2410A的時鐘分配圖。S3C2410A的主時鐘源來自外部晶振圖4-3 時鐘分配框圖Fig.4-3 The clock distribution block diagram- 24 -
時鐘控制邏輯決定了選用什么樣的時鐘源,是外部時鐘還是經(jīng)過PLL倍頻的時鐘。當(dāng)PLL被配置成一個新值后,時鐘控制邏輯先使FCLK無效,直到PLL輸出達(dá)到穩(wěn)定后才使FCLK有效,圖4-4為主時鐘源輸入的選擇。表4-1 系統(tǒng)啟動時的時鐘源選擇Table 4-1 Clock source selection at Boot-UpMode OM[3:2] MPLL State UPLL State Main Clock source USB Clock source00 on on Crystal Crystal01 on on Crystal EXTCLK10 on on EXTCLK Crystal11 on on EXTCLK EXTCLKa) 晶振輸入 b) 外部時鐘輸入a) X-TAL Oscillation (OM[3:2]=00) b) External Clock Source(OM[3:2]=11)圖4-4 主時鐘源的選擇示例Fig.4-4 Main oscillator circuit examples系統(tǒng)上電后,晶體振蕩器在幾個毫秒時間內(nèi)開始振蕩,OSC穩(wěn)定后復(fù)位- 25 -
【引證文獻(xiàn)】
相關(guān)碩士學(xué)位論文 前1條
1 劉永林;基于ARM9的嵌入式檢測系統(tǒng)控制平臺設(shè)計[D];中北大學(xué);2012年
本文編號:2779871
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2779871.html
最近更新
教材專著