【摘要】：半導(dǎo)體工藝的持續(xù)發(fā)展和芯片集成度的顯著提高,導(dǎo)致芯片發(fā)熱量的增大與可靠性的下降,限制了性能的進一步提升,功耗已經(jīng)成為微處理器設(shè)計領(lǐng)域的一個關(guān)鍵問題。在微處理器設(shè)計的早期階段,對設(shè)計方案進行功耗模擬,及時發(fā)現(xiàn)設(shè)計中存在的問題和限制,可以有效地輔助設(shè)計方案的篩選和改進。 目前,已經(jīng)有許多較為成熟的功耗模型和模擬工具。例如,EDA工具SpyGlasses、動態(tài)功耗模擬器Wattch、漏流功耗模擬器HotLeakage和存儲結(jié)構(gòu)的模擬工具CACTI,都可以進行功耗評估。然而,一般的底層模擬工具模擬開銷很高,不適用于體系結(jié)構(gòu)研究。經(jīng)典的體系結(jié)構(gòu)級模擬工具通常不能反映微處理器最新的結(jié)構(gòu)和工藝變化,無法估算采用深亞微米制造工藝的微處理器在不同應(yīng)用場景下的實際功耗。 本文提出了新的微處理器功耗模型,包括動態(tài)功耗估算模型SMPD和漏流功耗估算模型SMPL。SMPD是深亞微米工藝下微處理器的動態(tài)功耗模型,可用于靜態(tài)地估算不同配置下微處理器組件的動態(tài)功耗。類似的,SMPL是深亞微米工藝下微處理器的漏流功耗模型,可用于漏流功耗的靜態(tài)估算。SMPD和SMPL模型都是基于最新的微體系結(jié)構(gòu)和工藝進行建模的,對于現(xiàn)代微處理器的功耗估計具有較高的準(zhǔn)確性。此外,本文還提出了一種方法,以提升SMPL模型的計算速度。 在上述兩個模型的基礎(chǔ)上,本文進一步建立了微處理器的功耗模擬模型SMP。SMP是整個微處理器的功耗模型,可以集成不同的體系結(jié)構(gòu)模擬器,評估具有不同體系結(jié)構(gòu)的微處理器的動態(tài)功耗和漏流功耗。與SMPD和SMPL模型不同的是,SMP模型能夠運行實際的應(yīng)用,其模擬結(jié)果不僅僅能反映出微處理器的結(jié)構(gòu)和工藝特征,還能反映出應(yīng)用場景的特征。最后,本文利用SMP模型進行了設(shè)計空間探索。 本文的研究工作為深亞微米工藝下微處理器的體系結(jié)構(gòu)級功耗評估奠定了基礎(chǔ),其中一些設(shè)計思想和關(guān)鍵技術(shù),對低功耗設(shè)計和功耗優(yōu)化技術(shù)的研究同樣具有參考價值。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2011
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前5條

1 鄭學(xué)仁;21世紀(jì)深亞微米芯片技術(shù)的新進展[J];華南理工大學(xué)學(xué)報(自然科學(xué)版);2002年11期

2 王永文,張民選;高性能微處理器微體系結(jié)構(gòu)級功耗模型及分析[J];計算機學(xué)報;2004年10期

3 劉必慰;陳書明;汪東;;先進微處理器體系結(jié)構(gòu)及其發(fā)展趨勢[J];計算機應(yīng)用研究;2007年03期

4 胡建國;位招勤;張旭;曾獻君;;面向CPU芯片的驗證技術(shù)研究[J];微電子學(xué);2007年01期

5 喻之斌;金海;鄒南海;;計算機體系結(jié)構(gòu)軟件模擬技術(shù)[J];軟件學(xué)報;2008年04期

相關(guān)博士學(xué)位論文 前2條

1 張承義;超深亞微米微處理器漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2006年

2 易會戰(zhàn);低功耗技術(shù)研究—體系結(jié)構(gòu)和編譯優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2006年

本文編號：2762975