基于USB的數(shù)字接口測試系統(tǒng)的設計
發(fā)布時間：2020-07-18 15:02
【摘要】： 本文設計的基于USB的數(shù)字接口測試系統(tǒng),結構輕巧簡潔,攜帶方便,并利用計算機通用的USB接口配合底層軟件驅動和上層應用軟件提供測試和實時顯示功能,在保證性能的同時降低了儀器成本。 本文主要闡述基于USB的數(shù)字接口測試系統(tǒng)的設計原理并提出設計方案。根據(jù)設計工作的重點和難點,文章著重闡述了可編程邏輯器件內的邏輯電路設計和USB接口部分的硬件工作原理與設計方案,并對與硬件密切相關的軟件部分作了簡要介紹。本文的主要內容包括: 1.課題的來源和意義,同時提出了課題的任務和目標;結合設計要求,分析了系統(tǒng)的硬件設計結構、供電方式,及軟件設計框架。 2.數(shù)字接口測試系統(tǒng)各功能電路的設計原理與方案,重點討論了信號源單元、采編模擬單元的邏輯電路,并對實現(xiàn)高速無間斷數(shù)據(jù)采集和存儲技術作了詳細說明。此外,還著重對USB總線接口電路作了介紹,重點對EZ-USB FX2系列USB接口芯片及其工作原理作具體討論。 3.針對測試系統(tǒng)的軟件系統(tǒng)作一些闡述,并對系統(tǒng)的整體調試作簡單敘述,總結在調試中出現(xiàn)的問題和解決方法。 經(jīng)測試表明,該測試系統(tǒng)能滿足某系列彈載數(shù)字接口設備的通信測試要求,并已得到實際應用。
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2008
【分類號】：TP334.7
【圖文】：
圖 3- 6 簡單雙端口 RAM 讀寫時序.2.3 定時器與計數(shù)器設計在信號源單元的數(shù)據(jù)發(fā)送過程中，由定時器對數(shù)據(jù)幀的發(fā)送過程進行定，以實現(xiàn)按照幀周期循環(huán)將數(shù)據(jù)幀轉換成指定形式的異步串行信號輸出功數(shù)器則對發(fā)送過程的數(shù)據(jù)幀的數(shù)量進行計數(shù)，并將計數(shù)值作為待發(fā)送數(shù)據(jù)個數(shù)據(jù)（緊跟著幀頭的一個數(shù)據(jù)）進行發(fā)送。設計中設計了 8 個定時器與計數(shù)器模塊以實現(xiàn)對 8 個信號源單元模塊的時控制和計數(shù)。這里以通道 1 的定時器與計數(shù)器為例進行詳細的設計描述。1．定時器設計信號源單元模塊 FPGA 的設計中采用的系統(tǒng)時鐘頻率為 29.4912MHz，而標要求中最小的幀周期為 5ms，即最大的幀頻率為 200Hz，因此設計中可先頻率進行適當分頻，得到 200Hz 的時鐘 T1，可進行 5ms 的定時，然后再根對 T1 進行相應的 2、4、5、6、8、20 和 40 分頻，以產(chǎn)生 10、20、25、30、0 和 200ms 的幀周期。
beginif(counter==4'b1111) begin counter<=4'b0; sample<=1; endelse begin counter<=counter+1'b1; sample<=0; endenddefault: begin counter<=4'b0; sample<=0; endendcaseendelse begin counter<=counter; sample<=sample; endendend……該狀態(tài)機在 LCR＝010 時的部分仿真波形如圖 3-13 所示。
8013 屬于 Cypress 公司的 EZ-USB FX2 系列產(chǎn)品[14]，它提供了對解決方案，占用更少的電路板空間，并縮短開發(fā)時間。它支持 12M和 480Mbps 的高速傳輸，可使用控制傳輸、中斷傳輸、批量傳輸種 USB 傳輸方式，完全適用于 USB2.0，并向下兼容 U8013-100AI 的結構框圖如圖 3-23 所示。該結構圖展示了芯片 CY特性，它將 USB 外圍接口所需的各種功能如 USB2.0 收發(fā)器、串E：Serial Interface Engine）、增強型 8051 內核、I2C 總線接口以及（GPIF：General Programmable Interface）包裝成一精簡的集成電示，集成的 USB2.0 收發(fā)器連接到 USB 總線中的 D+和 D-差動數(shù)據(jù)串行數(shù)據(jù)的譯碼、編碼、錯誤糾正及位填滿與 USB 所需的信號水SB 外圍接口傳送與接收數(shù)據(jù)位。這樣用戶在編寫 8051 固件代碼慮 USB 的傳輸協(xié)議了。
本文編號：2761048
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2008
【分類號】：TP334.7
【圖文】：
圖 3- 6 簡單雙端口 RAM 讀寫時序.2.3 定時器與計數(shù)器設計在信號源單元的數(shù)據(jù)發(fā)送過程中，由定時器對數(shù)據(jù)幀的發(fā)送過程進行定，以實現(xiàn)按照幀周期循環(huán)將數(shù)據(jù)幀轉換成指定形式的異步串行信號輸出功數(shù)器則對發(fā)送過程的數(shù)據(jù)幀的數(shù)量進行計數(shù)，并將計數(shù)值作為待發(fā)送數(shù)據(jù)個數(shù)據(jù)（緊跟著幀頭的一個數(shù)據(jù)）進行發(fā)送。設計中設計了 8 個定時器與計數(shù)器模塊以實現(xiàn)對 8 個信號源單元模塊的時控制和計數(shù)。這里以通道 1 的定時器與計數(shù)器為例進行詳細的設計描述。1．定時器設計信號源單元模塊 FPGA 的設計中采用的系統(tǒng)時鐘頻率為 29.4912MHz，而標要求中最小的幀周期為 5ms，即最大的幀頻率為 200Hz，因此設計中可先頻率進行適當分頻，得到 200Hz 的時鐘 T1，可進行 5ms 的定時，然后再根對 T1 進行相應的 2、4、5、6、8、20 和 40 分頻，以產(chǎn)生 10、20、25、30、0 和 200ms 的幀周期。
beginif(counter==4'b1111) begin counter<=4'b0; sample<=1; endelse begin counter<=counter+1'b1; sample<=0; endenddefault: begin counter<=4'b0; sample<=0; endendcaseendelse begin counter<=counter; sample<=sample; endendend……該狀態(tài)機在 LCR＝010 時的部分仿真波形如圖 3-13 所示。
8013 屬于 Cypress 公司的 EZ-USB FX2 系列產(chǎn)品[14]，它提供了對解決方案，占用更少的電路板空間，并縮短開發(fā)時間。它支持 12M和 480Mbps 的高速傳輸，可使用控制傳輸、中斷傳輸、批量傳輸種 USB 傳輸方式，完全適用于 USB2.0，并向下兼容 U8013-100AI 的結構框圖如圖 3-23 所示。該結構圖展示了芯片 CY特性，它將 USB 外圍接口所需的各種功能如 USB2.0 收發(fā)器、串E：Serial Interface Engine）、增強型 8051 內核、I2C 總線接口以及（GPIF：General Programmable Interface）包裝成一精簡的集成電示，集成的 USB2.0 收發(fā)器連接到 USB 總線中的 D+和 D-差動數(shù)據(jù)串行數(shù)據(jù)的譯碼、編碼、錯誤糾正及位填滿與 USB 所需的信號水SB 外圍接口傳送與接收數(shù)據(jù)位。這樣用戶在編寫 8051 固件代碼慮 USB 的傳輸協(xié)議了。
【引證文獻】
相關碩士學位論文 前3條
1 楊才遠;浮標基海量數(shù)據(jù)高速傳輸技術研究[D];哈爾濱工程大學;2010年
2 張君怡;USB數(shù)據(jù)傳輸技術研究及其應用[D];中北大學;2010年
3 惠蘭;基于USB2.0傳輸技術的研究及其應用[D];中北大學;2011年
本文編號：2761048
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2761048.html
最近更新
教材專著
