粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術(shù)研究
發(fā)布時(shí)間:2020-07-17 19:46
【摘要】: 近年來,可重構(gòu)處理器在加速計(jì)算密集型應(yīng)用方面顯得越來越重要,越來越多的粗粒度可重構(gòu)體系結(jié)構(gòu)被提了出來,主要原因在于它同時(shí)綜合了ASIC和通用處理器的優(yōu)點(diǎn)。然而,基于循環(huán)的粗粒度可重構(gòu)陣列體系結(jié)構(gòu)的循環(huán)控制機(jī)制和存儲(chǔ)訪問機(jī)制仍存在著不足,并且不能高效地解決循環(huán)迭代間的數(shù)據(jù)相關(guān)。針對這些問題,本文試圖研究在基于循環(huán)的粗粒度可重構(gòu)陣列體系結(jié)構(gòu)上解決這些問題的一般方法,并在LEAP粗粒度可重構(gòu)陣列處理器上實(shí)現(xiàn)了這些方法。 本文首先介紹了LEAP粗粒度可重構(gòu)陣列處理器的基本結(jié)構(gòu)和主要特點(diǎn)。針對這種結(jié)構(gòu)的循環(huán)控制機(jī)制比較簡單,不能有效地支持分支語句和條件終止語句執(zhí)行的特點(diǎn),提出了在此種結(jié)構(gòu)上實(shí)現(xiàn)循環(huán)的猜測執(zhí)行機(jī)制和條件終止機(jī)制的一般方法,并在LEAP粗粒度可重構(gòu)處理器上實(shí)現(xiàn)了這兩種循環(huán)控制機(jī)制。針對這種陣列結(jié)構(gòu)存儲(chǔ)訪問方式單一,訪存單元無法完成復(fù)雜訪存地址計(jì)算的特點(diǎn),設(shè)計(jì)了一種新的訪存方式:直接尋址方式。在這種訪存方式下,訪存地址的計(jì)算由計(jì)算陣列完成,然后由訪存單元完成對存儲(chǔ)體的訪問。對于循環(huán)迭代間的輸入數(shù)據(jù)相關(guān)和寫后讀相關(guān),本文提出了在陣列結(jié)構(gòu)上解決這些數(shù)據(jù)相關(guān)的基本思想。根據(jù)應(yīng)用對浮點(diǎn)計(jì)算的要求,在計(jì)算處理單元內(nèi)增加了流水化的浮點(diǎn)部件。 為了使接口模塊能夠獨(dú)立完成對可重構(gòu)陣列的控制,減少主機(jī)與可重構(gòu)處理器的交互,提高兩者的并行性,本文在原有接口模塊的基礎(chǔ)上,設(shè)計(jì)實(shí)現(xiàn)了接口協(xié)處理器。它增強(qiáng)了接口模塊的計(jì)算能力、判斷能力和控制能力,從而使接口模塊能夠有效地完成對可重構(gòu)陣列的控制。 為了說明優(yōu)化后的粗粒度可重構(gòu)陣列處理器的有效性和優(yōu)越性,本文選取了部分典型科學(xué)計(jì)算中的核心循環(huán)、典型數(shù)字信號(hào)處理中的核心循環(huán)以及典型媒體處理中的核心循環(huán),將這些循環(huán)在LEAP結(jié)構(gòu)上的作了優(yōu)化映射并進(jìn)行了性能對比分析。
【學(xué)位授予單位】:國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2007
【分類號(hào)】:TP332
【圖文】:
商用FPGA的邏
位擴(kuò)展到犯位進(jìn)行介紹。存儲(chǔ)處理單元(mPE)的主要功能是從局部存儲(chǔ)體中取出操作數(shù),并通過互連網(wǎng)絡(luò)將操作數(shù)送給cPE進(jìn)行計(jì)算。圖4.巧是mPE內(nèi)部的數(shù)據(jù)通路的擴(kuò)展,它由兩部分組成,分別是取數(shù)的數(shù)據(jù)通路和存數(shù)的數(shù)據(jù)通路。在數(shù)據(jù)通路擴(kuò)展時(shí),我們需要分別將取數(shù)和存數(shù)第37頁
LLLOadLooPPPSSStePE.口In...t日日日DataaaaaAddm呂SSSSS—.目日日日OU.U.....Qu.u.....DIIIIIII.........OU圖4.巧mPE內(nèi)部數(shù)據(jù)通路的擴(kuò)展的主要功能是完成數(shù)據(jù)的計(jì)算,它的內(nèi)、乘等各種操作。圖4.17是。PE內(nèi)部的數(shù)測位和16位數(shù)據(jù)位,我們需要將它的數(shù)據(jù)16位擴(kuò)展成32位。還需要對ALU進(jìn)行數(shù)圖4.16所示,ALU內(nèi)部的加法部件、乘法作部件都需要進(jìn)行數(shù)據(jù)通路的擴(kuò)展,將它
本文編號(hào):2759857
【學(xué)位授予單位】:國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2007
【分類號(hào)】:TP332
【圖文】:
商用FPGA的邏
位擴(kuò)展到犯位進(jìn)行介紹。存儲(chǔ)處理單元(mPE)的主要功能是從局部存儲(chǔ)體中取出操作數(shù),并通過互連網(wǎng)絡(luò)將操作數(shù)送給cPE進(jìn)行計(jì)算。圖4.巧是mPE內(nèi)部的數(shù)據(jù)通路的擴(kuò)展,它由兩部分組成,分別是取數(shù)的數(shù)據(jù)通路和存數(shù)的數(shù)據(jù)通路。在數(shù)據(jù)通路擴(kuò)展時(shí),我們需要分別將取數(shù)和存數(shù)第37頁
LLLOadLooPPPSSStePE.口In...t日日日DataaaaaAddm呂SSSSS—.目日日日OU.U.....Qu.u.....DIIIIIII.........OU圖4.巧mPE內(nèi)部數(shù)據(jù)通路的擴(kuò)展的主要功能是完成數(shù)據(jù)的計(jì)算,它的內(nèi)、乘等各種操作。圖4.17是。PE內(nèi)部的數(shù)測位和16位數(shù)據(jù)位,我們需要將它的數(shù)據(jù)16位擴(kuò)展成32位。還需要對ALU進(jìn)行數(shù)圖4.16所示,ALU內(nèi)部的加法部件、乘法作部件都需要進(jìn)行數(shù)據(jù)通路的擴(kuò)展,將它
【引證文獻(xiàn)】
相關(guān)碩士學(xué)位論文 前1條
1 曹超;面向可重構(gòu)陣列任務(wù)編譯的循環(huán)變換技術(shù)研究[D];上海交通大學(xué);2011年
本文編號(hào):2759857
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2759857.html
最近更新
教材專著