【摘要】： Nios處理器是一種在單芯片上的CPU,其外圍集成了存儲器和外部設(shè)備。其特點(diǎn)類似微控制器或單片機(jī)。 但與固定式微控制器不同,Nios處理器是一種可配置的軟核處理器,“可配置”意味著其構(gòu)建的系統(tǒng),其性能或功能可以根據(jù)用戶要求進(jìn)行增減以滿足性能或價格的要求�！败浐恕眲t意味CPU的核心是以軟件設(shè)計的形式提供,并可下載到Altera公司的FPGA可編程芯片中,而不是傳統(tǒng)的、不可修改的硅芯片形式。換句話說,Altera公司從不出售Nios芯片,Altera公司只出售空的FPGA芯片。由用戶對軟件形式的Nios處理器代碼以及外部設(shè)備進(jìn)行修改和配置,最終符合特定要求,然后再將系統(tǒng)下載到Altera公司的FPGA芯片中。 Altera公司提供了一套用于Nios處理器的通用外部設(shè)備,例如時鐘、串行接口、通用I/O口、SDRAM控制器和其他存儲器接口。設(shè)計人員也可以創(chuàng)建自定義的外部設(shè)備并將其集成到Nios處理器系統(tǒng)中。對于一個要求CPU執(zhí)行某些特定代碼的性能要求很高的系統(tǒng),通�？梢詣�(chuàng)建一個具有類似功能的自定義外部設(shè)備的硬件來取代這部分軟件。由于硬件的工作速度遠(yuǎn)遠(yuǎn)超過軟件的工作速度,這將使系統(tǒng)的性能大幅度提高,而且在自定義的外部設(shè)備處理數(shù)據(jù)時,還可以讓CPU有更多時間去處理其他任務(wù)。 本文以Nios嵌入式軟核為基礎(chǔ)平臺,以PWM的設(shè)計為例,介紹用戶自定義的基于Avalon的從外設(shè)元件的設(shè)計方法和過程。重點(diǎn)論述了Avalon總線的一些基本特性,以及如何設(shè)計從外設(shè)的底層硬件和軟件驅(qū)動程序,并提供了外設(shè)的API接口函數(shù),在此基礎(chǔ)上編寫了用戶的高層控制程序。該設(shè)計在FPGA上完成并得到正確結(jié)果。對嵌入式系統(tǒng)開發(fā)和基于IP核的設(shè)計有一定指導(dǎo)意義。
【學(xué)位授予單位】：昆明理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP332
【圖文】：

昆明理工大學(xué)碩士學(xué)位論文圖2一 1Stratix器件結(jié)構(gòu)圖2.2在SopC中使用Nios軟核處理器在SoC中，往往需要集成了一個甚至若干個處理器，包括RISC處理器、DSP處理器以及某些專門應(yīng)用設(shè)計的專用指令集處理器。這些處理器是SoC的一個重要組成部分。處理器和SoC的其余部分融合在一起，共同構(gòu)成一個完整的系統(tǒng)。因此，將集成在SoC上的處理器稱為嵌入式處理器。長期以來，計算機(jī)系統(tǒng)結(jié)構(gòu)的主流是復(fù)雜指令集計算機(jī)(CISC)，如x一86的處理器。然而，隨著微電子技術(shù)和計算機(jī)技術(shù)的發(fā)展，CISC計算機(jī)日益暴露出一些難以克服的缺點(diǎn)。因此，SOC中使用的嵌入式處理器主要是RISC處理器。這是因?yàn)閘、ClsC指令眾多，但常用的指令比例很少，一些復(fù)雜的指令花費(fèi)的設(shè)計長，設(shè)計困難，占用的芯片面積大

指令集架構(gòu)兼容所有的Niosn處理器系統(tǒng);性能超過150DMIPS;圖3一1[3]是一個采用Nios處理器的電子系統(tǒng)框圖。J稍GO)111.倒以1協(xié)翻翻拍陽由加如.r公級行腳RXO娜旅未火娜腳以鉚和口硯腳用節(jié)晰價幼勸咖吐叨，州畸、姍卜}仆州竺馨簿蘭蕊圖3一1采用Nins處理器的電子系統(tǒng)框圖由上圖可知:采用Nios嵌入式處理器的電子系統(tǒng)分為片內(nèi)設(shè)備和片外設(shè)備。片內(nèi)設(shè)備指在FPGA內(nèi)部的電路設(shè)計(即做在FPGA中的電路)，包括Nins處理器核心、Avalon總線、片內(nèi)存儲器和一些Avalon總線的從外設(shè)。片內(nèi)設(shè)備由Altera公司提供的 SOPCBullde:開發(fā)工具自動生成，再加上部分用戶自行設(shè)計的描述文件一起由QuartUsll軟件綜合，綜合后生成的代碼下載到FPGA中，就構(gòu)成系統(tǒng)的硬件基礎(chǔ)。片外設(shè)備指LCD顯示器、按鈕、LED顯示器、以太網(wǎng)接口、CF卡和擴(kuò)展存儲器等做在FPGA外的電路。用戶根據(jù)硬件基礎(chǔ)和外設(shè)的情況編寫C或C++代碼，驅(qū)動這些外設(shè)，實(shí)現(xiàn)整個系統(tǒng)的功能。J

護(hù) 護(hù)---一_丫 丫丫 〕護(hù)一丫銘 銘銘勸戶匆O山口目 目---.戈 戈戈 戈戈O日.腸，.， ，、 、 、、 、、、、、、、、、、圖3一 2Nios處理器核心Nins處理器是一種采用流水線技術(shù)、單指令流的32位或16位的租SC處理器(32位或16位可由用戶自定義)，并針對Altera的可編程器件和片上可編程系統(tǒng)的設(shè)計思想進(jìn)行相應(yīng)的優(yōu)化。如圖3一2所示，Nios處理器內(nèi)部包含寄存器文件 (Registerfile)、算術(shù)邏輯單元 (Anthmeticlogieunit)、用戶自定義指令邏輯接口(hte血 eetoeustom instruetionlogie)、外部中斷和外部異常控制器(Inten’ Upteontroller&ExeePtioneontroller)、指令總線和數(shù)據(jù)總線(Ins加 etionbus&Databus)、指令和數(shù)據(jù)緩存 (InstrUetionanddataeaehememories)、用于指令和數(shù)據(jù)的緊藕合存儲器接口(Tightlyeo即 ledmemo砂 interfaeesforinstruetionsanddata)和JTAG調(diào)試模塊 (JTAGdebugmodule)。以上各部分都是通過Avalon交換結(jié)構(gòu)總線相互連接的。3.2可配i的軟核處理器的概念Nios處理器是一種可配置的軟核處理器，而以往使用的如ARM處理器(ARM也有提供軟核處理器)、8051處理器和桌面計算機(jī)用的處理器等則是不

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 張穎;基于SOPC的電力電子控制技術(shù)研究[D];華北電力大學(xué)（河北）;2010年

2 崔丙寅;基于FPGA的導(dǎo)航計算機(jī)設(shè)計[D];哈爾濱工程大學(xué);2011年

本文編號：2756186