發(fā)布時間：2020-07-11 23:30

【摘要】：隨著微處理器硬件規(guī)模和復雜度的增長,功能測試已成為設計流程的瓶頸。指令集體系結構劃分了整個計算機系統(tǒng)的軟件和硬件,是處理器的核心,指令集的測試自然也成為微處理器驗證最重要的一部分。RISC作為目前處理器架構的主流技術,其指令集測試已成為處理器設計的主要耗時階段之一。因此針對RISC指令集自動化測試系統(tǒng)的研究對提高處理器開發(fā)效率、縮減開發(fā)周期具有重要意義。在深入研究RISC指令集結構和已有自動化測試方法的基礎之上,結合自研處理器核自身特點,建立RISC指令集自動化測試系統(tǒng)。該系統(tǒng)主要包括測試規(guī)劃自動生成、測試用例自動生成、靜態(tài)編譯、測試報告自動生成四個部分。根據(jù)自研RISC處理器核的需求、指令集特點,采用等價類劃分和邊界值分析的方法提取參數(shù)約束條件,進一步規(guī)劃測試點,最終實現(xiàn)指令集測試規(guī)劃的自動生成。測試規(guī)劃自動生成模塊不僅提高了測試的完備性而且避免了不少人為因素產(chǎn)生的錯誤。測試用例自動生成模塊通過分析測試用例,規(guī)范測試用例組成結構,將一個完整的測試用例劃分成多個規(guī)范的測試點。將單獨一個測試點又歸納成數(shù)據(jù)準備、待測指令、結果對比三個模塊。分模塊生成測試點,最終由多個測試點構成一個完整的測試用例。測試用例自動生成模塊主要規(guī)范了測試用例,減少了測試人員編寫測試代碼的工作量,避免手工編寫產(chǎn)生的不必要的錯誤。測試用例生成之后需要編譯得到處理器可以識別的二進制代碼,因此靜態(tài)編譯模塊的主要功能是將匯編代碼轉換成二進制形式。此外還包括代碼格式檢查、代碼行數(shù)統(tǒng)計的功能。測試報告生成模塊分別讀取測試平臺輸出結果文件和預期值文件做對比,完成測試報告。這一模塊能夠直接定位出錯位置,完全規(guī)避了人工對比波形數(shù)據(jù)的過程,對于提高測試效率有明顯的效果。本文利用搭建的自動化測試系統(tǒng)完成了單指令測試和指令相關性測試,分析了自動化測試系統(tǒng)的效率和測試用例的完備性。傳統(tǒng)測試方法完成一版邏輯測試最少需要一周時間,而自動化測試系統(tǒng)只需要1~2天就可以完成一版邏輯測試。測試點覆蓋的完備性相對傳統(tǒng)測試方式提高了20%~30%甚至更高。該系統(tǒng)在保證測試效率的前提下,可以有效地提高測試點的完備性。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TP332
【圖文】：

西安電子科技大學碩士學位論文3.3.5 測試結果對比模塊分析（1）傳統(tǒng)測試結果分析方法傳統(tǒng)的指令集測試結果分析需要測試人員熟知測試項跑出來的值，并能夠與仿真波形一一對應起來，逐個進行核對。如圖 3.8 所示，這是一個 ADD 指令測試項的輸出結果，其中包括 34 個測試點。測試結果分析需要將波形展開根據(jù)每個測試點的預期輸出與實測值進行對比，最后手動填寫測試報告。

在測試結果分析時只需要查看該寄存器最后的值是否正確，如果出錯，哪一位出現(xiàn)錯誤能準確定位分析。圖3.9 自動化測試輸出波形圖由于指令集測試過程中測試項眾多，面向測試代碼的自動化手段只是縮短了單個測試項的分析時間，最終的測試報告需要將所有指令的測試結果進行統(tǒng)計。在指令集

所以顯示 0x3E 地址的值是 0x3，0x3F 地址的值是 0xFFFFFFFF，一共 34 個測試點存到了兩個地址中。圖3.10 自動化測試輸出結果內(nèi)存顯示3.4 本章小結本章首先研究了處理器核的主要結構及其指令系統(tǒng)的特點，其次分析了指令集測試的流程，規(guī)劃需要實現(xiàn)自動化的主要環(huán)節(jié)。最后詳細闡述了指令集自動化測試系統(tǒng)的設計思路，主要包括測試規(guī)劃、測試用例、測試報告等幾個模塊的設計需求。為下一步自動化測試系統(tǒng)的軟件設計實現(xiàn)提供了理論基礎。

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前7條

1 彭德生;蔣志翔;;基于SystemC的MIPS處理器建模與架構[J];計算機工程與設計;2015年04期

2 龔令侃;王玉艷;章建雄;;基于驗證庫的微處理器指令集驗證方法[J];計算機工程;2009年03期

3 談懷江;;計算機指令系統(tǒng)的變化及發(fā)展[J];科技信息(學術研究);2007年15期

4 張珩;沈海華;;龍芯2號微處理器的功能驗證[J];計算機研究與發(fā)展;2006年06期

5 張峰,王家禮,方葛豐;微處理器系統(tǒng)功能測試[J];現(xiàn)代電子技術;2005年10期

6 范衛(wèi)東,王鴻賓;用于微處理器功能測試的最小指令集測試法[J];微處理機;1996年01期

7 邢衛(wèi)國;;精簡指令集計算機(RISC)的發(fā)展[J];無線電工程;1993年05期

中國博士學位論文全文數(shù)據(jù)庫 前2條

1 姚英彪;高性能嵌入式RISC微處理器核設計研究[D];浙江大學;2006年

2 鄭德春;DSP可測性、測試方法和平臺的研究[D];浙江大學;2005年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 張宏偉;面向DSP的RISC指令集仿真系統(tǒng)的設計與實現(xiàn)[D];西安電子科技大學;2016年

2 秦巖;可視化DSP開發(fā)平臺的設計與實現(xiàn)[D];西安電子科技大學;2013年

3 劉潔;DSP處理器的功能測試[D];復旦大學;2012年

4 李常;嵌入式MIPS微處理器設計[D];清華大學;2010年

5 鄒志斌;基于MIPS指令集的RISC微處理器控制模塊的設計與實現(xiàn)[D];華中科技大學;2008年

6 江國范;異質(zhì)媒體雙發(fā)射處理器的設計研究[D];浙江大學;2008年

7 薛勃;32位MIPS處理器研究及其軟硬件建模[D];上海交通大學;2007年

8 肖志斌;高性能嵌入式媒體微處理器IP核設計研究[D];浙江大學;2006年

9 張山剛;微處理器驗證平臺的實現(xiàn)[D];西北工業(yè)大學;2005年

10 梁磊;基于約束求解的微處理器功能驗證程序自動生成技術研究[D];國防科學技術大學;2004年

本文編號：2751085