基于PowerPC的浮點單元設(shè)計與驗證
發(fā)布時間:2017-03-29 07:20
本文關(guān)鍵詞:基于PowerPC的浮點單元設(shè)計與驗證,由筆耕文化傳播整理發(fā)布。
【摘要】:從第一款微處理器誕生至今,微處理器的浮點處理在航空航天、多媒體、信號處理等諸多領(lǐng)域有著越來越廣泛的應(yīng)用,與人類日常生活和工作的聯(lián)系越來越緊密。伴隨科技的日益進(jìn)步,人們對浮點處理的要求也越來越高,這就對浮點單元的設(shè)計與驗證提出了更大挑戰(zhàn)。為此,論文重點進(jìn)行基于PowerPC的浮點單元的設(shè)計與驗證。詳細(xì)分析了PowerPC發(fā)展背景和應(yīng)用范圍、浮點單元的功能需求和組成機(jī)理,重點剖析了被廣泛使用的、對計算機(jī)浮點數(shù)格式進(jìn)行嚴(yán)格定義的IEEE754標(biāo)準(zhǔn),深入研究了浮點數(shù)的相關(guān)算法,為設(shè)計和研究奠定理論基礎(chǔ);基于IEEE754標(biāo)準(zhǔn)和浮點數(shù)算法,給出了浮點單元的整體邏輯結(jié)構(gòu),完成了流水線、存儲器尋址、浮點指令、浮點異常與處理等浮點單元主要模塊和功能的原理分析、詳細(xì)設(shè)計和關(guān)鍵的代碼實現(xiàn);依靠軟硬件協(xié)同驗證的方法,通過Synopsys DVE E-2011.03仿真軟件進(jìn)行模塊級驗證,搭建了驗證平臺,經(jīng)過細(xì)致的驗證項策劃,并借助NC_verilog仿真軟件進(jìn)行虛擬平臺級驗證,完成了對所設(shè)計浮點單元的驗證工作,所有驗證項均通過,浮點單元的設(shè)計滿足設(shè)計要求。論文工作是對浮點單元設(shè)計的一次有益探索,對相關(guān)設(shè)計具有借鑒作用。
【關(guān)鍵詞】:浮點單元 PowerPC IEEE754標(biāo)準(zhǔn) 軟硬件協(xié)同驗證
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2015
【分類號】:TP332
【目錄】:
- 摘要5-6
- ABSTRACT6-10
- 縮略語對照表10-14
- 第一章 緒論14-18
- 1.1 選題背景與課題研究意義14
- 1.2 國內(nèi)外研究現(xiàn)狀14-16
- 1.3 論文的主要工作及內(nèi)容安排16-18
- 第二章 IEEE754標(biāo)準(zhǔn)及浮點算法18-26
- 2.1 IEEE754標(biāo)準(zhǔn)18-21
- 2.1.1 浮點數(shù)的表示18-19
- 2.1.2 浮點數(shù)類型19-20
- 2.1.3 浮點異常20
- 2.1.4 舍入模式20-21
- 2.2 浮點算法21-24
- 2.2.1 浮點加減法21-22
- 2.2.2 浮點乘法22-23
- 2.2.3 浮點除法23-24
- 2.3 本章小結(jié)24-26
- 第三章 浮點單元設(shè)計26-58
- 3.1 浮點單元整體結(jié)構(gòu)26-27
- 3.2 流水線設(shè)計與實現(xiàn)27-33
- 3.2.1 浮點加減法實現(xiàn)28-30
- 3.2.2 浮點乘法的實現(xiàn)30-32
- 3.2.3 浮點除法的實現(xiàn)32-33
- 3.3 存儲器尋址設(shè)計與實現(xiàn)33-35
- 3.3.1 尋址方式33-34
- 3.3.2 存儲器尋址實現(xiàn)34-35
- 3.4 浮點指令規(guī)劃35-47
- 3.4.1 指令類別35-36
- 3.4.2 浮點加載指令36-37
- 3.4.3 浮點存儲指令37-38
- 3.4.4 浮點移動指令38-39
- 3.4.5 浮點基本計算指令39-40
- 3.4.6 浮點乘加指令40-42
- 3.4.7 浮點舍入和轉(zhuǎn)換指令42-43
- 3.4.8 浮點對比指令43-44
- 3.4.9 浮點狀態(tài)和控制寄存器指令44-45
- 3.4.10 浮點指令的實現(xiàn)代碼45-47
- 3.5 浮點異常及處理47-54
- 3.5.1 浮點異常列表47-48
- 3.5.2 浮點異常位的設(shè)置48
- 3.5.3 使指令停止執(zhí)行的異常類型48-49
- 3.5.4 浮點異常處理49-52
- 3.5.5 浮點異常處理的實現(xiàn)代碼52-54
- 3.6 時鐘電源管理設(shè)計與實現(xiàn)54-55
- 3.6.1 休眠功能設(shè)計與實現(xiàn)54-55
- 3.6.2 休眠與喚醒代碼55
- 3.7 本章小結(jié)55-58
- 第四章 浮點單元仿真與驗證58-70
- 4.1 功能驗證介紹58
- 4.2 軟硬件協(xié)同驗證58-59
- 4.3 模塊級驗證59-65
- 4.3.1 驗證環(huán)境及相關(guān)工具60
- 4.3.2 驗證平臺搭建60-62
- 4.3.3 PLB模型62-63
- 4.3.4 模塊級驗證項策劃63
- 4.3.5 仿真結(jié)果分析63-65
- 4.4 虛擬平臺級驗證65-69
- 4.4.1 驗證環(huán)境及相關(guān)工具66
- 4.4.2 驗證平臺搭建66-67
- 4.4.3 虛擬平臺級驗證項策劃67
- 4.4.4 仿真結(jié)果分析67-69
- 4.5 本章小結(jié)69-70
- 第五章 結(jié)束語70-72
- 參考文獻(xiàn)72-74
- 致謝74-76
- 作者簡介76-77
【參考文獻(xiàn)】
中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條
1 陳勇;基于PCI總線接口芯片的驗證與測試[D];西安電子科技大學(xué);2010年
本文關(guān)鍵詞:基于PowerPC的浮點單元設(shè)計與驗證,,由筆耕文化傳播整理發(fā)布。
本文編號:273956
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/273956.html
最近更新
教材專著