【摘要】： 隨著無線通信、多媒體以及互連網(wǎng)技術(shù)的發(fā)展,電子產(chǎn)品對(duì)數(shù)據(jù)處理量的要求越來越大,對(duì)系統(tǒng)運(yùn)行速度的要求也越來越高,集成電路技術(shù)的進(jìn)步與發(fā)展使得可重用性和短設(shè)計(jì)周期性成為硬件設(shè)計(jì)的焦點(diǎn)。因此,8位微處理器必將在不久的將來被32位微處理器所取代。 然而,目前大多數(shù)的微處理器公司的處理器,只支持一端存儲(chǔ)——大端存儲(chǔ)或小端存儲(chǔ),會(huì)給編譯器的編譯帶來麻煩。業(yè)界所廣泛采用的Barrel shifter,占用大量多路選擇器資源,在價(jià)格和應(yīng)用等方面并不是國內(nèi)中、低端產(chǎn)品的最佳選擇。因此,32位嵌入式微處理器技術(shù)在國內(nèi)中、低端產(chǎn)品的應(yīng)用上,有著很大的發(fā)展空間。 論文依據(jù)MIPS32指令系統(tǒng),以及馮·諾依曼體系結(jié)構(gòu)的特點(diǎn),提出了32位嵌入式RISC微處理器sfmi_cpu的整體架構(gòu),完成sfmi_cpu微處理器的RTL設(shè)計(jì)實(shí)現(xiàn)。采用層次化設(shè)計(jì)方法,按功能的不同劃分為6個(gè)模塊,所有模塊均采用硬件描述語言Verilog HDL實(shí)現(xiàn),并采用有限狀態(tài)機(jī)來提高處理器的穩(wěn)定性。 為了提高微處理器的工作效率,在sfmi_cpu微處理器設(shè)計(jì)實(shí)現(xiàn)的基礎(chǔ)上,深入研究了流水線技術(shù)及相關(guān)問題的解決方法,改進(jìn)了傳統(tǒng)5級(jí)流水線結(jié)構(gòu),并基本解決了數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)和控制相關(guān)的問題。 為了驗(yàn)證RTL代碼及解決流水相關(guān)問題的有效性,建立軟件測(cè)試平臺(tái),對(duì)sfmi_cpu微處理器進(jìn)行功能仿真、邏輯綜合、布局布線、時(shí)序仿真,證明設(shè)計(jì)理論的有效性。 通過驗(yàn)證測(cè)試所得到的相關(guān)數(shù)據(jù)表明,論文所設(shè)計(jì)的32位微處理器sfmi_cpu,相對(duì)于目前在在中、低端市場(chǎng)所普遍應(yīng)用的8位微處理器,在速度上得到了一定的提高。
【學(xué)位授予單位】：哈爾濱理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類號(hào)】：TP332
【圖文】：

圖3-4 Mem_ctrl模塊有限狀態(tài)機(jī)圖Fig.3-4 Finite state machine of Mem_ctrl module3.3 Tran_id 模塊Tran_id 模塊用于指令譯碼，并為所有的功能模塊提供一切所需要的信息，主要有指令譯碼和產(chǎn)生控制信號(hào)兩個(gè)作用。它識(shí)別 Mem_ctrl 單元提供的opcode[31:0]值，嚴(yán)格按照 54 條指令組成的指令集進(jìn)行譯碼設(shè)計(jì)。在譯出具體指令后，譯碼電路還給出其它一些重要的控制信號(hào)，包括該指令是否為算術(shù)運(yùn)算指令、是否為數(shù)據(jù)存取指令、是否為轉(zhuǎn)移指令，是否為字節(jié)存取/半字存取/整字存取。這些信號(hào)直接饋送給控制單元產(chǎn)生相應(yīng)控制信號(hào)，協(xié)助完成整個(gè)處理器的協(xié)調(diào)工作，并確定了 rs、rt 和 rd 的地址，選擇 ALU/Shifter/Mult 模塊執(zhí)行運(yùn)算。其中，當(dāng) op 取值為!opcode[31]&!opcode[30]&!opcode[29]&!opcode[28]&!opcode[27]&!opcode[26]且 function[5:0]=opcode[5:0]時(shí)，由 function 字段控制譯碼結(jié)果。當(dāng) op 取值為!opcode[31]&!opcode[30]&!opcode[29]&!opcode[28]&!opcode[27]&opcode[26]且 rt=opcode[20:16]時(shí)，為寄存器級(jí)立即數(shù)尋址，由 rt

input opcode[31:0]opcode[5:0]=000000 opcode[5:0]=000001…… …… ……opcode[5:0]01011Func[5:0]=000000Func[5:0]=0101011……rt[4:0]=00000rt[4:0]=10011……………………output…… ……圖3-5 Tran_id模塊工作流程圖Fig.3-5 The flow chart of Tran_id module

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 龍惠民;吳靜;;基于FPGA的RISC CPU設(shè)計(jì)[J];兵工自動(dòng)化;2006年12期

2 孫玉鈺;關(guān)于馮·諾依曼型計(jì)算機(jī)設(shè)計(jì)思想的探討[J];長春大學(xué)學(xué)報(bào);2001年03期

3 何立民;嵌入式系統(tǒng)的定義與發(fā)展歷史[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2004年01期

4 朱怡健,吳強(qiáng),楊全勝;簡單高性能微處理器的設(shè)計(jì)[J];電氣電子教學(xué)學(xué)報(bào);2004年02期

5 李旭;;基于FPGA的流水線技術(shù)應(yīng)用研究[J];電子測(cè)量技術(shù);2007年02期

6 周敏;付慧生;李雪峰;;基于流水線的RISC微處理器設(shè)計(jì)[J];大眾科技;2006年05期

7 王雪瑞,戴紫彬,劉元鋒;32位嵌入式RISC微處理器設(shè)計(jì)與實(shí)現(xiàn)[J];電子質(zhì)量;2004年12期

8 陳智勇;;流水線微處理器的設(shè)計(jì)與實(shí)現(xiàn)[J];桂林電子科技大學(xué)學(xué)報(bào);2007年03期

9 李瑛,高德遠(yuǎn),張盛兵;16位定、浮點(diǎn)微處理器的設(shè)計(jì)[J];計(jì)算機(jī)工程與應(yīng)用;2004年04期

10 馬鵬,徐國強(qiáng),王玉艷,章建雄;微處理器仿真技術(shù)研究[J];計(jì)算機(jī)工程;2003年02期

本文編號(hào)：2739214