天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當(dāng)前位置:主頁 > 科技論文 > 計(jì)算機(jī)論文 >

基于銀河飛騰-DSP視頻系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

發(fā)布時間:2020-06-22 17:01
【摘要】: 隨著信息技術(shù)的發(fā)展,視頻系統(tǒng)的應(yīng)用越來越廣泛。銀河飛騰-DSP(YHFT-DSP)是我國第一款超長指令字結(jié)構(gòu)(VLIW)的高性能定點(diǎn)數(shù)字信號處理器(DSP),由于其具有運(yùn)算速度快,編程調(diào)試方便等優(yōu)點(diǎn),適于視頻系統(tǒng)的數(shù)字圖像處理。本文結(jié)合當(dāng)前視頻系統(tǒng)的設(shè)計(jì)難點(diǎn),采用FPGA加DSP這種結(jié)構(gòu)組成的圖像采集與處理系統(tǒng),充分利用了兩者的優(yōu)點(diǎn)進(jìn)行圖像的采集和處理,對基于銀河飛騰-DSP的視頻系統(tǒng)進(jìn)行了全面的設(shè)計(jì)與實(shí)現(xiàn)。 YHFT-DSP視頻系統(tǒng)主要是基于兩款實(shí)驗(yàn)產(chǎn)品的設(shè)計(jì)與實(shí)現(xiàn)。即:網(wǎng)絡(luò)攝像機(jī)和機(jī)頂盒。本文主要介紹了視頻系統(tǒng)的硬件電路與軟件編程實(shí)現(xiàn)。概括地講該視頻系統(tǒng)主要包括三部分:視頻采集、視頻處理和視頻播放。視頻采集主要根據(jù)視頻采集原理,設(shè)計(jì)了視頻采集核心邏輯控制、有效數(shù)據(jù)提取存儲及去隔行等視頻預(yù)處理,基于FPGA設(shè)計(jì)了I~2C總線控制器、SDRAM控制器和視頻采集電路實(shí)現(xiàn);視頻處理主要根據(jù)YHFT-DSP結(jié)構(gòu)特點(diǎn),設(shè)計(jì)了DSP視頻實(shí)時處理電路,介紹了DSP系統(tǒng)的軟件編程和MPEG-4算法;視頻播放主要基于SAA7121和FPGA完成播放電路硬件設(shè)計(jì),視頻格式轉(zhuǎn)換算法;最后本文總結(jié)了整個視頻系統(tǒng)印制電路板設(shè)計(jì)和系統(tǒng)調(diào)試,并分析了系統(tǒng)性能。 本系統(tǒng)實(shí)現(xiàn)了視頻的高速精確采集和圖像實(shí)時處理以及清晰的視頻播放,具有實(shí)時性和結(jié)構(gòu)簡單、方便易調(diào)等優(yōu)點(diǎn),在實(shí)際中得到了良好的應(yīng)用。
【學(xué)位授予單位】:國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2006
【分類號】:TP368.12
【圖文】:

時序圖,時序


圖3.10EMIF異步讀時序(帶Ready操作)5.仲裁模塊SDRAM是單端口器件,所有的訪問都要順序進(jìn)行。在FPGA里面,F(xiàn)PGA問源有兩個:AV數(shù)據(jù)采集模塊需要寫SDRAM,EMIF的數(shù)據(jù)請求需要DRAM。而這兩個訪問在邏輯上是有先后順序的:EMIF所需要的數(shù)據(jù)必須首有AV采集模塊寫入SDRAM然后才能由EMIF接口讀出來。對以前數(shù)據(jù)的讀可能與新視頻數(shù)據(jù)的寫請求相沖突。仲裁模塊就來負(fù)責(zé)解決這個沖突,并且保證采集的新數(shù)據(jù)不丟失,EMIF的請求也不會被延遲太久而導(dǎo)致DSP壓縮讀不到需要的數(shù)據(jù)而出錯。SAA7114H采集數(shù)據(jù)的時鐘頻率是27MHz,DSP壓縮程序?qū)?shù)據(jù)的需求是/秒,而SDRAM控制器工作頻率是1ooMHz,因此仲裁模塊能夠保證完成任務(wù)因?yàn)镕PGA內(nèi)部的緩存比較小,所以要不丟失新采集的數(shù)據(jù),必須首先響V采集模塊的寫請求;而EMIF對數(shù)據(jù)的讀請求優(yōu)先級就稍低。根據(jù)實(shí)驗(yàn)的結(jié)果表明,這種仲裁策略基本能夠滿足上述目標(biāo)。

總線,調(diào)試器,復(fù)合視頻信號,集電極開路


3.3.2SAA7114H應(yīng)用設(shè)計(jì)1.硬件電路設(shè)計(jì)SAA7114H的硬件電路主要分為七部分(如圖3.11所示):第一部分是與FPGA接口,與FPGA只通過數(shù)據(jù)線(SDA)和時鐘線(SC系,來完成全雙工同步數(shù)據(jù)的發(fā)送和接收。IZc總線具有通信的簡化結(jié)構(gòu)和數(shù)向傳送的靈活性。只需要占用芯片的兩個管腳,就可以方便實(shí)現(xiàn)FPGA從7114H的控制及芯片內(nèi)部參數(shù)的設(shè)定。這里需注意IZc接口為集電極開路,在使用時應(yīng)接上拉電阻。第二部分是IZC總線與IZC調(diào)試器的接口,用來方便的調(diào)試SAA7114H寄存置是否正確。第三部分是輸入電路。輸入信號可以為復(fù)合視頻信號也可為S一VIDEO信號,體接法見圖3.11。

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前3條

1 劉濤;基于DSP和FPGA的高分辨率全景圖像實(shí)時處理系統(tǒng)硬件設(shè)計(jì)[D];哈爾濱工程大學(xué);2011年

2 彭貴福;銀河飛騰DSK板及其USB2.0仿真器設(shè)計(jì)[D];國防科學(xué)技術(shù)大學(xué);2007年

3 薛飛;基于MT9M111顏色識別系統(tǒng)的設(shè)計(jì)[D];陜西科技大學(xué);2012年



本文編號:2725971

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2725971.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶533f3***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com