本文關(guān)鍵詞：應(yīng)用于存儲器加固的ECC算法研究與實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：集成電路產(chǎn)業(yè)發(fā)展迅速,在單個芯片上集成的系統(tǒng)也越來越復(fù)雜,在片上系統(tǒng)中需要的存儲器諸如SRAM、FLASH的容量也越來越大；同時集成電路的工作環(huán)境也越來越復(fù)雜,環(huán)境中存在著各種輻射源,加之集成電路工藝的不斷發(fā)展,使得半導(dǎo)體芯片極易受到外部的干擾而導(dǎo)致功能失效。工作在太空中的集成電路芯片極易受到各種高能粒子的干擾出現(xiàn)單粒子翻轉(zhuǎn)效應(yīng)即SEU (Signal Event Upset);由于低功耗的需求,使得集成系統(tǒng)的工作電壓越來越低,使得電路在同樣輻射環(huán)境下對外界的抗干擾能力更弱,存儲器中出現(xiàn)多比特反轉(zhuǎn)MBU(Multiple Bit Upset)的概率就更大。針對單粒子反轉(zhuǎn)的加固方法將不再適用,此時,用于糾正多位錯誤的ECC (Error Control Code)碼發(fā)揮了至關(guān)重要的作用。在工業(yè)民用領(lǐng)域也是如此,集成電路也容易受到電磁輻射的干擾而出現(xiàn)功能失效。事實表明,無論是在航天領(lǐng)域還是在民用領(lǐng)域,對系統(tǒng)中的存儲器采用差錯控制編碼(ECC)是提高芯片可靠性的行之有效的措施。文章首先介紹了各種固態(tài)存儲器,分析了SRAM和FLASH的結(jié)構(gòu)以及出錯機理,從而引出加入ECC糾錯碼的必要性。其次,介紹了ECC的研究背景與發(fā)展前景,對應(yīng)用于存儲器加固的ECC算法進行了研究,介紹了二元域的基礎(chǔ)理論以及運算,包括應(yīng)用于糾正單比特錯誤的Hamming碼,應(yīng)用于糾正多位錯誤的BCH碼以及符號糾錯碼RS碼。分析了BCH碼、RS碼的構(gòu)造方式以及編譯碼算法。最后,對各種編碼方法進行了軟件matlab的仿真以及硬件的Verilog實現(xiàn),并搭建了針對存儲器加固的FPGA模塊,在模塊中加入BCH碼進行了仿真測試。
【關(guān)鍵詞】：ECC 存儲器加固 BCH碼 RS碼
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要4-5
• ABSTRACT5-10
• 第1章 緒論10-14
• 1.1 研究背景10
• 1.2 研究目的和意義10-11
• 1.3 國內(nèi)外研究現(xiàn)狀11-14
• 第2章 半導(dǎo)體存儲器的分類和物理機制14-24
• 2.1 SRAM結(jié)構(gòu)與錯誤機理15-18
• 2.1.1 SRAM結(jié)構(gòu)15-17
• 2.1.2 SRAM錯誤機理17-18
• 2.2 FLASH結(jié)構(gòu)與錯誤機理18-20
• 2.3 國內(nèi)外存儲器加固技術(shù)研究進展20-22
• 2.3.1 器件級別和版圖級別加固技術(shù)20-21
• 2.3.2 電路級別加固技術(shù)21-22
• 2.3.3 系統(tǒng)級別加固技術(shù)22
• 2.4 本章小結(jié)22-24
• 第3章 ECC糾錯碼的理論基礎(chǔ)與硬件實現(xiàn)24-34
• 3.1 伽羅華域理論基礎(chǔ)24-28
• 3.1.1 伽羅華域及其運算簡介24-25
• 3.1.2 二元域上的向量空間與矩陣25-27
• 3.1.3 GF(2~m)的構(gòu)造與其元素的最小多項式27-28
• 3.2 伽羅華域中的運算28-34
• 3.2.1 多項式相加電路29
• 3.2.2 多項式相乘電路29-31
• 3.2.3 多項式相除電路31-34
• 第4章 常用的線性分組碼和硬件實現(xiàn)34-62
• 4.1 線性分組碼34-39
• 4.1.1 線性分組碼簡介34-35
• 4.1.2 線性分組碼的檢錯與糾錯35-37
• 4.1.3 循環(huán)碼簡介37-39
• 4.2 漢明碼39-43
• 4.3 BCH碼43-57
• 4.3.1 二進制本原BCH碼43-45
• 4.3.2 BCH碼的編碼45-48
• 4.3.3 并行BCH碼的編碼48-50
• 4.3.4 BCH碼的譯碼50-57
• 4.4 RS碼57-60
• 4.4.1 RS碼的編碼57-59
• 4.4.2 RS碼的譯碼59-60
• 4.5 本章小結(jié)60-62
• 第5章 BCH碼應(yīng)用于存儲器加固的FPGA實現(xiàn)62-74
• 5.1 BCH(31,16)碼譯碼器的實現(xiàn)62-64
• 5.2 BCH(255,231)碼譯碼器的實現(xiàn)64-65
• 5.3 RS(255,233)碼譯碼器的實現(xiàn)65-67
• 5.4 FPGA平臺及工具介紹67-68
• 5.5 FPGA測試平臺的搭建與測試68-72
• 5.6 本章小結(jié)72-74
• 第6章 總結(jié)與展望74-76
• 致謝76-78
• 參考文獻78-81
• 攻讀學(xué)位期間發(fā)表論文81-82
• 附件82

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前3條

1 劉新寧,王超,胡晨,蔡洪亮;一種快速CRC算法的硬件實現(xiàn)方法[J];電子器件;2003年01期

2 賀興華;薛挺;肖山竹;盧煥章;;深亞微米CMOS SRAM SEE特性及加固技術(shù)研究[J];計算機工程與設(shè)計;2009年12期

3 張昆峰;;靜態(tài)存儲器的抗單粒子翻轉(zhuǎn)效應(yīng)研究[J];現(xiàn)代電子技術(shù);2011年18期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 孫正;基于RS碼的抗多位翻轉(zhuǎn)SRAM設(shè)計[D];哈爾濱工業(yè)大學(xué);2011年

  本文關(guān)鍵詞：應(yīng)用于存儲器加固的ECC算法研究與實現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號：271006