【摘要】： X高頻DSP是一款研制中的高性能32位定點(diǎn)運(yùn)算DSP芯片,它采用超長(zhǎng)指令字結(jié)構(gòu),一拍內(nèi)最多可以發(fā)射8條指令,運(yùn)算能力達(dá)4800MIPS ,設(shè)計(jì)頻率為600MHz。因L1 Cache中的SRAM需要具有與處理器一樣的運(yùn)行速度,而編譯器實(shí)現(xiàn)的SRAM已經(jīng)不能滿足設(shè)計(jì)需求,故需要采用全定制的方法設(shè)計(jì)高速的SRAM存儲(chǔ)器。 本文主要研究?jī)?nèi)容體現(xiàn)在以下幾個(gè)方面: 1.依據(jù)L1Cache對(duì)靜態(tài)存儲(chǔ)器的要求,確定了SRAM的總體結(jié)構(gòu)和讀寫時(shí)序。設(shè)計(jì)和優(yōu)化了存儲(chǔ)電路、譯碼電路、敏感放大電路。其中在敏感放大電路上采用了電流模式的敏感放大電路,版圖級(jí)模擬表明,新的電路相對(duì)于最初的電路設(shè)計(jì),速度上提高了24%,相對(duì)于傳統(tǒng)電壓模式敏感放大器性能上提高46.1%。 2.對(duì)版圖進(jìn)行布局規(guī)劃,確定對(duì)整體面積起決定因素的存儲(chǔ)單元模塊,之后向橫、縱兩個(gè)向進(jìn)行模塊擴(kuò)展,直到覆蓋所有的模塊為止。在存儲(chǔ)陣列里面,采用以存儲(chǔ)單元對(duì)作為一個(gè)版圖模塊的布局方法,大大減少了接觸孔電容和版圖面積。 3.版圖完成后加入掃描測(cè)試電路,該測(cè)試電路是一個(gè)8排流水的測(cè)試電路,通過(guò)從VCD文件截取大量的激勵(lì)碼對(duì)其進(jìn)行模擬,基于130nm工藝,在典型情況下,SRAM可正確工作的最高頻率達(dá)750MHz。SS情況下,工作頻率達(dá)600MHZ。最后將完成好的SRAM進(jìn)行IP核化,介紹了建立IP核化需要的模型及建立過(guò)程。 在常溫、600MHz條件下的版圖模擬結(jié)果表明,該SRAM讀譯碼時(shí)間為544.6ps,數(shù)據(jù)讀出為827.2ps,很好的滿足了設(shè)計(jì)的要求,相對(duì)于用編譯器產(chǎn)生的SRAM,訪問(wèn)延遲在讀1的時(shí)降低了26.2%。寫1的延時(shí)降低了27.9%。寫0的延時(shí)降低了30%。平均功耗降低了15%。含有本設(shè)計(jì)的DSP芯片即將流片。
【圖文】：

溯存儲(chǔ)器市場(chǎng)的發(fā)展，SRAM 產(chǎn)品曾經(jīng)被大量用于微處理器的一級(jí)，存中，但自從英特爾公司在其奔騰微處理器中直接嵌入高速緩存后施（路由器、網(wǎng)絡(luò)交換器等）和通訊終端設(shè)備正在成為 SRAM，尤AM 的第一大應(yīng)用領(lǐng)域。在一些高端消費(fèi)類電子產(chǎn)品如 DVD 和機(jī)頂RAM 也找到了用武之地。近十年來(lái)，靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）的的數(shù)據(jù)存取的特點(diǎn)使得其發(fā)展勢(shì)頭強(qiáng)勁。在高性能微處理器設(shè)計(jì)領(lǐng)沖存儲(chǔ)器中的 SRAM 的性能已經(jīng)成為微處理器性能發(fā)展的瓶頸。近面積已經(jīng)占據(jù)整個(gè) SOC 芯片面積的 80％以上[3]，并且還有不斷增長(zhǎng)的1.2 所示。

如果存儲(chǔ)器不需要周期性的時(shí)鐘信號(hào)來(lái)無(wú)限期地保存存儲(chǔ)的數(shù)據(jù)，，則稱為是靜態(tài)的。這些電路中的存儲(chǔ)單元有直接連接到 VDD,GND 或者兩者都有連接的通路�；谟|發(fā)器電路的讀寫存儲(chǔ)器單元陣列通常稱作靜態(tài) RAM 或 SRAM，靜態(tài)SRAM 有同步和異步之分，同步存儲(chǔ)器采用統(tǒng)一的外部時(shí)鐘信號(hào)來(lái)協(xié)調(diào)電路的工作，速度較快。而異步存儲(chǔ)器則檢測(cè)到存儲(chǔ)器地址端信號(hào)的變化時(shí)來(lái)產(chǎn)生時(shí)鐘信號(hào)來(lái)控制整個(gè)電路的工作，電路的功耗小，但速度較慢，并且需要異步控制邏輯。本章將介紹靜態(tài)隨機(jī)存儲(chǔ)器總體結(jié)構(gòu)、基本單元、SRAM 讀寫工作原理、SRAM的高速低功耗設(shè)計(jì)相關(guān)理論,在最后，給出了 130nm 下 SRAM 的研究現(xiàn)狀。2.1 靜態(tài)隨機(jī)存取存儲(chǔ)器 SRAM 的總體結(jié)構(gòu)大多數(shù)存儲(chǔ)器的結(jié)構(gòu)如圖 2.1 所示，這個(gè)結(jié)構(gòu)是隨機(jī)存取結(jié)構(gòu)。這個(gè)名稱源于對(duì)讀取或者寫入來(lái)說(shuō)，存儲(chǔ)器的各個(gè)位置可以隨機(jī)地順序按一個(gè)固定地速率進(jìn)行存取，而存取的速率與其物理位置無(wú)關(guān)。下面依照這個(gè)結(jié)構(gòu)圖來(lái)介紹 SRAM 總體結(jié)構(gòu)的各個(gè)部分。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP333

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 楊焱;數(shù)據(jù)Cache靜態(tài)存儲(chǔ)體設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

本文編號(hào)：2709662