【摘要】： 隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對(duì)8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Array)上的實(shí)現(xiàn)，對(duì)SoC設(shè)計(jì)作了初步研究。 在對(duì)Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對(duì)8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對(duì)應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對(duì)其進(jìn)行了完整的功能仿真和時(shí)序仿真。 設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對(duì)原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。 本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語言代碼形式存在可與任何綜合庫(kù)、工藝庫(kù)以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過FPGA驗(yàn)證。
【圖文】：

微指令寄存器。存儲(chǔ)器(ROM)中存放微程序，也就是全部的微指令。R。本設(shè)計(jì)控制器需要256條微指令，則微地址寄存器長(zhǎng)微指令長(zhǎng)度。微命令寄存器暫存由控制存儲(chǔ)器中讀出的當(dāng)別字段信息。微地址寄存器暫存由控制存儲(chǔ)器讀出的當(dāng)前轉(zhuǎn)移邏輯微指令由ROM讀出后直接給出下一條微指令的寄存器中。當(dāng)微程序出現(xiàn)分支時(shí)通過地址轉(zhuǎn)移邏輯去修改好的微地址讀出下條微指令。地址轉(zhuǎn)移邏輯是一個(gè)組合邏的判別測(cè)試字段、執(zhí)行部件反饋的“狀態(tài)條件”[30一35]。機(jī)模塊FSMFSM狀態(tài)機(jī)由一個(gè)主狀態(tài)機(jī)和四個(gè)從狀態(tài)機(jī)組成。而主態(tài)(如圖3.7所示):復(fù)位控制狀態(tài)，中斷控制狀態(tài)，指令應(yīng)四個(gè)從狀態(tài)機(jī):復(fù)位控制狀態(tài)機(jī)，中斷控制狀態(tài)機(jī)，機(jī)。

.pl_i(pl_i)，endmodu一e7.4.3仿真波形圖及分析軟件仿真波形圖如圖7.1所示。字甲g殉蕎澎忿努聲飛夢(mèng)自時(shí)神、二旅岌飲獷份;從滬尹習(xí)一含引。魏入川_冬升幸硯已映出;硯6奮出行場(chǎng)如:咬“傘豐行偽歲時(shí)淵側(cè)_。傘，汗瞬出口卿淆r‘如吵沙命六〔〔開訣公O拼她獄r℃目\堿手夕只O州致編r訓(xùn)飛d韶吞困”乒洲戈敏「魷座、一是口獷淤李竹。熱準(zhǔn)缺入J抓_d翻。_，習(xí)~尹，洲:徽愜冰出泛舀m-d亂氣。李丫時(shí)德九杯們于乒定封賽蹄大)毗心診定葉器中映折示川又一乒健”鑒留舜擠幾竺注卜》定卜七路有律器TH，2烤之件恤拆姿r子3升少本行口贊沖:飯才一.一~1‘盔已O豹封封工稀’ ---‘‘ ‘一一~一育一~---一~一‘ ---LLL_二 二嗽嗽岡 ~~~吐吐 吐、、二一一二二赫、;瓜…一一一二二一~一二二欠一…一 ~~~卜卜撇)熱如然琳仍淋”勸粉幻熱附曲曲抑川知扮訟翔洲心磷印刀咖洲袱目亡 亡lll一’卜-.一_一，價(jià)一硬，卜一幾一’心‘文~U~~~一“·粉升以‘ ~~~豁豁腳娜鉚 鉚加田二﨑的的圖7.1綜合仿真波形圖 Fig.7.1SimulationofPostsynthesized中結(jié)果為BEH，與存在定時(shí)器1的寄存器TLI‘pl口輸入的數(shù)據(jù)是37H也就是00一011156H處的地FOH相與，得到ACC為BO。由圖7.1可以看到從
【學(xué)位授予單位】：大連理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP332

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 朱彤;群體機(jī)器人控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];上海交通大學(xué);2010年

2 喬龍;基于FPGA的可穿戴計(jì)算機(jī)的處理器設(shè)計(jì)[D];西北大學(xué);2010年

本文編號(hào)：2707959