【摘要】： 本課題來自一款16位高性能低功耗數(shù)字信號處理器FT-C55LP的自主正向設(shè)計(jì),其設(shè)計(jì)目標(biāo)是各項(xiàng)技術(shù)指標(biāo)與T(ITexas Instruments)公司的TMS320C55x DSP相當(dāng)。而本文重點(diǎn)對其中兩個運(yùn)算單元——位處理單元和雙乘累加單元進(jìn)行自頂向下的設(shè)計(jì)和自底向上的驗(yàn)證。 本文首先對FT-C55LP的CPU結(jié)構(gòu)進(jìn)行全面而系統(tǒng)的研究,并在深入分析所有與位處理單元和雙乘累加單元相關(guān)指令的基礎(chǔ)上,分別對兩者進(jìn)行功能設(shè)計(jì)和總體設(shè)計(jì)。 位處理單元由特殊位域處理器和移位位處理器兩個子單元構(gòu)成。特殊位域處理器是為實(shí)現(xiàn)位域壓縮、位域擴(kuò)展、位計(jì)數(shù)和指數(shù)提取等專用指令而特別設(shè)計(jì)的專用硬件電路,利用一些專門設(shè)計(jì)的壓縮器、擴(kuò)展器、選擇器等,巧妙地實(shí)現(xiàn)了各種專用特殊位域處理指令。移位位處理器就是移位器,本文提出了一種改進(jìn)型多功能全譯碼40位桶形移位器,繼承了傳統(tǒng)移位器的優(yōu)勢,完成了FT-C55LP所需的全部算術(shù)、邏輯、循環(huán)以及雙移位等移位功能。此外,通過實(shí)現(xiàn)并行的移位溢出檢測機(jī)制與飽和處理,大大地提高了系統(tǒng)并行性、降低了功耗,并且為了保證運(yùn)算精度實(shí)現(xiàn)了可控的舍入操作。 雙乘累加單元包括兩個可以并行的、結(jié)構(gòu)和數(shù)據(jù)通路都類似的乘累加器,每個乘累加器都能在單周期完成一次17x17位的乘法與一次40位的加/減法。本文在深入研究快速乘法器的關(guān)鍵技術(shù)以及各種乘累加單元的實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上,采用改進(jìn)的基4布斯算法和帶修正符號位的有限符號擴(kuò)展技術(shù),以及華萊士樹算法的變體(3-2壓縮和4-2壓縮混合使用),最終實(shí)現(xiàn)了一款高效的雙乘累加單元,其中特殊的符號位修正技術(shù),為并行乘法溢出檢測與飽和處理的提供了必要條件。此外,通過對算法的優(yōu)化,巧妙地實(shí)現(xiàn)了可選的舍入運(yùn)算,節(jié)省了資源,提高了系統(tǒng)并行性,減少了單指令執(zhí)行所需的時間,降低了系統(tǒng)功耗。 另外,本文從子系統(tǒng)級驗(yàn)證完整、功能驗(yàn)證完全、數(shù)據(jù)驗(yàn)證完備的角度出發(fā),制定了細(xì)致而全面的測試方案,然后借助Modelsim仿真工具,嚴(yán)格按照測試方案,分別對兩個運(yùn)算單元進(jìn)行了功能仿真,得到正確的仿真結(jié)果,并借助Modelsim的高級仿真工具Code Coverage進(jìn)行了代碼覆蓋率分析,效果比較理想。最后采用Design Compiler綜合工具和SMIC的0.13um CMOS工藝庫,在1.2V工作電壓、25℃工作溫度和200MHz工作頻率下,對兩個運(yùn)算單元及其子單元進(jìn)行了邏輯綜合,綜合結(jié)果滿足要求。
【圖文】：

用專用總線進(jìn)行數(shù)據(jù)交換，而不需要占用通用總線，從而極大地提率。.1.3 CPU 模塊劃分令的執(zhí)行過程包括取指令和指令譯碼、產(chǎn)生地址和訪存，以及如果需要進(jìn)行數(shù)據(jù)運(yùn)算，如果是程序控制類指令，需要進(jìn)行跳轉(zhuǎn)、循環(huán)，為了對指令集提供完全、高效的支持，并根據(jù)結(jié)構(gòu)化設(shè)計(jì)需要，將 F CPU 按照功能劃分為指令緩沖單元（IU，Instruction Buffer Unit）、元（PU，Program Flow Unit）、地址數(shù)據(jù)流單元（AU，Address-Data Flo運(yùn)算單元（DU，Data Computation Unit）等四大模塊，如圖 2. 1 所中 IU 用于緩存和解碼應(yīng)用程序的指令，，通過使用不同的計(jì)算單元維流來提高 DSP 效率；PU 用于產(chǎn)生所有的程序空間地址，并用于高效條件執(zhí)行以及流水線保護(hù)；AU 是專門的硬件用于支持高效的尋址模數(shù)據(jù)空間的所有地址，并且其附加的通用 ALU 可以輔助完成一些算提高指令并行性；DU 是 CPU 處理數(shù)據(jù)的主要單元。

圖 2. 2 數(shù)據(jù)運(yùn)算單元內(nèi)部的數(shù)據(jù)通路40 位 ALU 是一個常規(guī)算術(shù)邏輯運(yùn)算單元，可以完成一般iterbi 操作，目前研究 ALU 設(shè)計(jì)的文獻(xiàn)很多[27][28][29][30][31]本文論述的重點(diǎn)。單元包括兩個子單元——移位位處理器和特殊位域處理器是一個 40 位的移位器，特殊位域處理器是一個專用硬件域處理指令。移位是 DSP 中必不可少的功能，定點(diǎn)常數(shù)算、多媒體數(shù)字信號處理、加密/解密、串/并轉(zhuǎn)換、隨機(jī)涉及到移位操作，對數(shù)據(jù)的移位能力在一定程度上反映了而特殊位域處理是專用指令，可以使用專用硬件實(shí)現(xiàn)，這乘累加是 DSP 運(yùn)算的核心，許多 DSP 算法中都需要成百些 DSP 的評價(jià)體系中，以 DSP 在單位時間內(nèi)可以完成的SP 性能的指標(biāo)，如 MACS（Multiply-Accumulates Per Sec累加單元對整個 DSP 性能的提高具有極其重要的意義。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 張?zhí)祢U ,林孝康 ,余翔;SoC系統(tǒng)的低功耗設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2004年06期

2 王定;余寧梅;張玉倫;宋連國;;改進(jìn)型booth華萊士樹的低功耗、高速并行乘法器的設(shè)計(jì)[J];電子器件;2007年01期

3 解詠梅,張珩,張福新;基于覆蓋率的功能驗(yàn)證方法[J];計(jì)算機(jī)應(yīng)用研究;2005年01期

4 閔敬國,胡越黎;高性能乘加單元設(shè)計(jì)[J];計(jì)算機(jī)測量與控制;2005年07期

5 孫海平 ,李偉 ,王銳 ,高明倫;基于資源共享的ALU設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2001年05期

6 羅e

本文編號：2695786