【摘要】：在計(jì)算機(jī)領(lǐng)域中,軟件的發(fā)展相對(duì)滯后于硬件的更新是一個(gè)長(zhǎng)期存在的問題。而當(dāng)人們邁入多處理器、多核心時(shí)代時(shí),該問題變得更加嚴(yán)峻。特別是在多核的模擬器方面,雖然各大廠家在生產(chǎn)硬件的同時(shí)都會(huì)開發(fā)相應(yīng)的模擬平臺(tái),但由于價(jià)格昂貴以及缺乏可定制性,這些工具都不適合多核架構(gòu)以及其編譯技術(shù)的研究。 本文以嵌入式領(lǐng)域中一款主流的開源編譯器和體系結(jié)構(gòu)研究工具Trimaran為研究平臺(tái),在對(duì)其代碼進(jìn)行了深入分析的基礎(chǔ)上,設(shè)計(jì)了基于Trimaran的多核模擬框架,從而改造后端模擬器使其能夠模擬程序在同構(gòu)多核架構(gòu)上的運(yùn)行,并能統(tǒng)計(jì)其相應(yīng)的信息。本文從添加與本地SPM交互的指令和訪問遠(yuǎn)端SPM的指令、單核模擬器的封裝、多核指令序列的生成以及各個(gè)核上指令運(yùn)行信息的統(tǒng)計(jì)四個(gè)方面闡述了該模擬框架的實(shí)現(xiàn)過程。最后,在實(shí)驗(yàn)中相應(yīng)地測(cè)試了這四個(gè)方面的功能。實(shí)驗(yàn)結(jié)果表明,本文設(shè)計(jì)并實(shí)現(xiàn)的Trimaran后端模擬器能夠在支持各種SPM操作的基礎(chǔ)上有效地支持同構(gòu)多核架構(gòu)的模擬,并能夠準(zhǔn)確地統(tǒng)計(jì)和分析程序在目標(biāo)系統(tǒng)上的運(yùn)行情況。
【圖文】：

第二章多核架構(gòu)與模擬器技術(shù)概述算的性能，進(jìn)而，其前所未有的計(jì)算能力也增強(qiáng)了多任務(wù)環(huán)境下的計(jì)算體驗(yàn)。如今的桌面操作系統(tǒng)幾乎都是多任務(wù)的環(huán)境，特別是在數(shù)字娛樂、多媒體技術(shù)高速發(fā)展的今天，并行計(jì)算、并行處理的能力已經(jīng)是衡量計(jì)算機(jī)性能的重要指標(biāo)。用戶使用計(jì)算機(jī)時(shí)，往往是一組前臺(tái)應(yīng)用程序和一組后臺(tái)應(yīng)用程序并發(fā)地執(zhí)行。在單核時(shí)期，并發(fā)的效果只是是軟件模擬出來的。各個(gè)進(jìn)程和線程對(duì)處理器的控制權(quán)是由操作系統(tǒng)的進(jìn)程管理部分負(fù)責(zé)調(diào)度，其按照設(shè)定的優(yōu)先級(jí)別把時(shí)間片輪流分配給各個(gè)進(jìn)程和線程。因而，從時(shí)間段的角度上來看，這些任務(wù)仿佛是被同時(shí)完成的，而事實(shí)上，這只是處理器不停地切換服務(wù)對(duì)象，從而達(dá)到的并發(fā)的效果。這種并發(fā)機(jī)制耗費(fèi)不少代價(jià)，因?yàn)樘幚砥髟诠芾砗驼{(diào)度進(jìn)程或線程時(shí)需要一定的開銷。所以，這時(shí)期的并行是以犧牲一定的CPU效率為前提的。

集成的多個(gè)處理器核相同，核之間地位相等，如圖2.2所示;異構(gòu)多核，芯片上所集成的多個(gè)處理器核不同，，其中一個(gè)擔(dān)當(dāng)主處理器，其他的作為協(xié)處理器，如圖2.3所示。通過這兩個(gè)圖可以看出，各個(gè)核芯還是與原有的單核一樣，只是無執(zhí)執(zhí)行核 11111執(zhí)行核 lll {{{{{’ ’ ’一 ({{{ LLLlllllLlllllLlllllLlllllLZSRAMMM指指令內(nèi)存 存存數(shù)據(jù)內(nèi)存 存存指令內(nèi)存存存數(shù)據(jù)內(nèi)存 存存 存 系系統(tǒng)總線 線內(nèi)內(nèi)存 存 圖2.2典型同構(gòu)多核塊圖論同構(gòu)還是異構(gòu)，多個(gè)處理器間都共享了Cache或者內(nèi)存，這是因?yàn)樘幚砥骱椭鞔骈g的速度差距在多核架構(gòu)來說更是一個(gè)突出的矛盾，因此必須使用多級(jí)Cache來緩解。目前常用的方式有:共享一級(jí)Cache、共享二級(jí)Cache以及共享主存。然而，共享二級(jí)Cache更受多核設(shè)計(jì)者們的青睞，即處理器核心擁有各自的一級(jí)Cache，且處理器核心之間共享二級(jí)Cache。雖然在片上多處 DDDDDDDDDDDDDDDSP-lllllDSP.22222DSP-33333DSP444同同步控制制 制制制制制 制制制制制 制制制制制 制制制制 LLLLLLLLLLLLLLLlllllLlllllLlllllLlllCCC朗 heeeeeC朗 heeeeeC忍上 eeeeeC以淚eeeRRRISC核
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2010
【分類號(hào)】：TP368.1

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 高翔;張福新;湯彥;章隆兵;胡偉武;唐志敏;;基于龍芯CPU的多核全系統(tǒng)模擬器SimOS-Goodson[J];軟件學(xué)報(bào);2007年04期

本文編號(hào)：2686441