基于Trimaran平臺的多核模擬器設(shè)計與實現(xiàn)
發(fā)布時間:2020-05-29 05:02
【摘要】:在計算機(jī)領(lǐng)域中,軟件的發(fā)展相對滯后于硬件的更新是一個長期存在的問題。而當(dāng)人們邁入多處理器、多核心時代時,該問題變得更加嚴(yán)峻。特別是在多核的模擬器方面,雖然各大廠家在生產(chǎn)硬件的同時都會開發(fā)相應(yīng)的模擬平臺,但由于價格昂貴以及缺乏可定制性,這些工具都不適合多核架構(gòu)以及其編譯技術(shù)的研究。 本文以嵌入式領(lǐng)域中一款主流的開源編譯器和體系結(jié)構(gòu)研究工具Trimaran為研究平臺,在對其代碼進(jìn)行了深入分析的基礎(chǔ)上,設(shè)計了基于Trimaran的多核模擬框架,從而改造后端模擬器使其能夠模擬程序在同構(gòu)多核架構(gòu)上的運(yùn)行,并能統(tǒng)計其相應(yīng)的信息。本文從添加與本地SPM交互的指令和訪問遠(yuǎn)端SPM的指令、單核模擬器的封裝、多核指令序列的生成以及各個核上指令運(yùn)行信息的統(tǒng)計四個方面闡述了該模擬框架的實現(xiàn)過程。最后,在實驗中相應(yīng)地測試了這四個方面的功能。實驗結(jié)果表明,本文設(shè)計并實現(xiàn)的Trimaran后端模擬器能夠在支持各種SPM操作的基礎(chǔ)上有效地支持同構(gòu)多核架構(gòu)的模擬,并能夠準(zhǔn)確地統(tǒng)計和分析程序在目標(biāo)系統(tǒng)上的運(yùn)行情況。
【圖文】:
第二章多核架構(gòu)與模擬器技術(shù)概述算的性能,進(jìn)而,其前所未有的計算能力也增強(qiáng)了多任務(wù)環(huán)境下的計算體驗。如今的桌面操作系統(tǒng)幾乎都是多任務(wù)的環(huán)境,特別是在數(shù)字娛樂、多媒體技術(shù)高速發(fā)展的今天,并行計算、并行處理的能力已經(jīng)是衡量計算機(jī)性能的重要指標(biāo)。用戶使用計算機(jī)時,往往是一組前臺應(yīng)用程序和一組后臺應(yīng)用程序并發(fā)地執(zhí)行。在單核時期,并發(fā)的效果只是是軟件模擬出來的。各個進(jìn)程和線程對處理器的控制權(quán)是由操作系統(tǒng)的進(jìn)程管理部分負(fù)責(zé)調(diào)度,其按照設(shè)定的優(yōu)先級別把時間片輪流分配給各個進(jìn)程和線程。因而,從時間段的角度上來看,這些任務(wù)仿佛是被同時完成的,而事實上,這只是處理器不停地切換服務(wù)對象,從而達(dá)到的并發(fā)的效果。這種并發(fā)機(jī)制耗費不少代價,因為處理器在管理和調(diào)度進(jìn)程或線程時需要一定的開銷。所以,這時期的并行是以犧牲一定的CPU效率為前提的。
集成的多個處理器核相同,核之間地位相等,如圖2.2所示;異構(gòu)多核,芯片上所集成的多個處理器核不同,,其中一個擔(dān)當(dāng)主處理器,其他的作為協(xié)處理器,如圖2.3所示。通過這兩個圖可以看出,各個核芯還是與原有的單核一樣,只是無執(zhí)執(zhí)行核 11111執(zhí)行核 lll {{{{{’ ’ ’一 ({{{ LLLlllllLlllllLlllllLlllllLZSRAMMM指指令內(nèi)存 存存數(shù)據(jù)內(nèi)存 存存指令內(nèi)存存存數(shù)據(jù)內(nèi)存 存存 存 系系統(tǒng)總線 線內(nèi)內(nèi)存 存 圖2.2典型同構(gòu)多核塊圖論同構(gòu)還是異構(gòu),多個處理器間都共享了Cache或者內(nèi)存,這是因為處理器和主存間的速度差距在多核架構(gòu)來說更是一個突出的矛盾,因此必須使用多級Cache來緩解。目前常用的方式有:共享一級Cache、共享二級Cache以及共享主存。然而,共享二級Cache更受多核設(shè)計者們的青睞,即處理器核心擁有各自的一級Cache,且處理器核心之間共享二級Cache。雖然在片上多處 DDDDDDDDDDDDDDDSP-lllllDSP.22222DSP-33333DSP444同同步控制制 制制制制制 制制制制制 制制制制制 制制制制 LLLLLLLLLLLLLLLlllllLlllllLlllllLlllCCC朗 heeeeeC朗 heeeeeC忍上 eeeeeC以淚eeeRRRISC核
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2010
【分類號】:TP368.1
本文編號:2686441
【圖文】:
第二章多核架構(gòu)與模擬器技術(shù)概述算的性能,進(jìn)而,其前所未有的計算能力也增強(qiáng)了多任務(wù)環(huán)境下的計算體驗。如今的桌面操作系統(tǒng)幾乎都是多任務(wù)的環(huán)境,特別是在數(shù)字娛樂、多媒體技術(shù)高速發(fā)展的今天,并行計算、并行處理的能力已經(jīng)是衡量計算機(jī)性能的重要指標(biāo)。用戶使用計算機(jī)時,往往是一組前臺應(yīng)用程序和一組后臺應(yīng)用程序并發(fā)地執(zhí)行。在單核時期,并發(fā)的效果只是是軟件模擬出來的。各個進(jìn)程和線程對處理器的控制權(quán)是由操作系統(tǒng)的進(jìn)程管理部分負(fù)責(zé)調(diào)度,其按照設(shè)定的優(yōu)先級別把時間片輪流分配給各個進(jìn)程和線程。因而,從時間段的角度上來看,這些任務(wù)仿佛是被同時完成的,而事實上,這只是處理器不停地切換服務(wù)對象,從而達(dá)到的并發(fā)的效果。這種并發(fā)機(jī)制耗費不少代價,因為處理器在管理和調(diào)度進(jìn)程或線程時需要一定的開銷。所以,這時期的并行是以犧牲一定的CPU效率為前提的。
集成的多個處理器核相同,核之間地位相等,如圖2.2所示;異構(gòu)多核,芯片上所集成的多個處理器核不同,,其中一個擔(dān)當(dāng)主處理器,其他的作為協(xié)處理器,如圖2.3所示。通過這兩個圖可以看出,各個核芯還是與原有的單核一樣,只是無執(zhí)執(zhí)行核 11111執(zhí)行核 lll {{{{{’ ’ ’一 ({{{ LLLlllllLlllllLlllllLlllllLZSRAMMM指指令內(nèi)存 存存數(shù)據(jù)內(nèi)存 存存指令內(nèi)存存存數(shù)據(jù)內(nèi)存 存存 存 系系統(tǒng)總線 線內(nèi)內(nèi)存 存 圖2.2典型同構(gòu)多核塊圖論同構(gòu)還是異構(gòu),多個處理器間都共享了Cache或者內(nèi)存,這是因為處理器和主存間的速度差距在多核架構(gòu)來說更是一個突出的矛盾,因此必須使用多級Cache來緩解。目前常用的方式有:共享一級Cache、共享二級Cache以及共享主存。然而,共享二級Cache更受多核設(shè)計者們的青睞,即處理器核心擁有各自的一級Cache,且處理器核心之間共享二級Cache。雖然在片上多處 DDDDDDDDDDDDDDDSP-lllllDSP.22222DSP-33333DSP444同同步控制制 制制制制制 制制制制制 制制制制制 制制制制 LLLLLLLLLLLLLLLlllllLlllllLlllllLlllCCC朗 heeeeeC朗 heeeeeC忍上 eeeeeC以淚eeeRRRISC核
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2010
【分類號】:TP368.1
【參考文獻(xiàn)】
相關(guān)期刊論文 前1條
1 高翔;張福新;湯彥;章隆兵;胡偉武;唐志敏;;基于龍芯CPU的多核全系統(tǒng)模擬器SimOS-Goodson[J];軟件學(xué)報;2007年04期
本文編號:2686441
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2686441.html
最近更新
教材專著