【摘要】： 腦機(jī)接口是不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦機(jī)(計(jì)算機(jī)或其它裝置)通訊系統(tǒng)。腦機(jī)接口是由人和機(jī)器構(gòu)成的一個(gè)閉環(huán)系統(tǒng)。除人本身外,腦機(jī)接口系統(tǒng)主要包括:信號(hào)采集系統(tǒng)、特征量提取及模式識(shí)別系統(tǒng)和外部裝置及控制系統(tǒng)。腦機(jī)接口技術(shù)的核心是把用戶輸入的腦電信號(hào)轉(zhuǎn)換成輸出控制信號(hào)的轉(zhuǎn)換算法。由于腦機(jī)接口技術(shù)在康復(fù)工程等領(lǐng)域有重要的應(yīng)用價(jià)值,它已經(jīng)成為生物醫(yī)學(xué)工程、計(jì)算機(jī)技術(shù)、通信等領(lǐng)域一個(gè)新的研究熱點(diǎn)。但是作為一種多學(xué)科交叉的新興通信技術(shù),腦機(jī)接口研究大多處于理論和實(shí)驗(yàn)室階段,離實(shí)際應(yīng)用還有一定的差距。 本文開展了基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)實(shí)現(xiàn)技術(shù)研究。要實(shí)現(xiàn)腦機(jī)接口,必須有一種能反映人腦不同狀態(tài)的信號(hào)。瞬態(tài)視覺誘發(fā)電位易于檢測(cè),不容易引起視覺疲勞。因此,采用瞬態(tài)視覺誘發(fā)電位來(lái)實(shí)現(xiàn)腦機(jī)接口。 在已有的腦機(jī)接口中,通常采用計(jì)算機(jī)作為腦機(jī)接口的控制和信號(hào)處理器。本文用FPGA取代計(jì)算機(jī),把FPGA的特點(diǎn)和優(yōu)勢(shì)應(yīng)用到腦機(jī)接口的實(shí)現(xiàn)技術(shù)中,構(gòu)建了一個(gè)新穎的基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)。 本文設(shè)計(jì)了腦電采集電路,包括有源電極、右腿驅(qū)動(dòng)、前置放大電路、高通濾波電路、放大濾波電路、電壓抬升電路、AD轉(zhuǎn)換電路、光耦隔離電路和電源電路。腦電信號(hào)通過(guò)放大、濾波,提高信噪比,經(jīng)AD轉(zhuǎn)換為數(shù)字信號(hào)。 采用VGA顯示器作為刺激器,在FPGA中用VHDL編程產(chǎn)生圖形刺激信號(hào),實(shí)現(xiàn)基于FPGA的VGA視覺刺激器。這種視覺刺激器兼具用硬件或軟件方式實(shí)現(xiàn)視覺刺激器的優(yōu)點(diǎn),是一種新的視覺刺激器實(shí)現(xiàn)方法。 本文研究了視覺誘發(fā)電位信號(hào)處理方法及FPGA實(shí)現(xiàn)。用少量次累加平均結(jié)合數(shù)字濾波的方法來(lái)提取視覺誘發(fā)電位信號(hào)。數(shù)字濾波采用了FIR濾波和2次5點(diǎn)濾波。累加平均后的信號(hào)的小波分解系數(shù)具有明顯的視覺誘發(fā)電位特征。采用基于時(shí)域波形相關(guān)的信號(hào)識(shí)別方法、基于特征向量數(shù)量積的線性判別方法和基于小波分解系數(shù)的識(shí)別方法進(jìn)行VEP信號(hào)的識(shí)別。在FPGA中通過(guò)VHDL編程、DSP運(yùn)算IP核和嵌入式乘法器實(shí)現(xiàn)信號(hào)處理算法。 作者成功地開展了腦機(jī)接口實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明,本文構(gòu)建的基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)可以達(dá)到較高的正確率和通信速度,滿足實(shí)時(shí)性和準(zhǔn)確性的要求。
【圖文】：

腦機(jī)接口結(jié)構(gòu)圖

8圖1.2 基于FPGA的腦機(jī)接口Fig 1.2 BCI based on FPGA采用的FPGA開發(fā)板為Cyclone II EP2C35 DSP開發(fā)板，開發(fā)板上的FPGA芯片為Cyclone II EP2C35F672。本課題的主要研究?jī)?nèi)容：①腦電采集模數(shù)混合電路的設(shè)計(jì)。腦電信號(hào)比較微弱，，容易受到外界的干擾。腦電信號(hào)所處的周圍環(huán)境十分復(fù)雜，有很強(qiáng)的背景噪聲和干擾，腦電完全淹沒(méi)在這些噪聲之中。若不能通過(guò)模擬電路對(duì)這些噪聲和干擾進(jìn)行很好的抑制和消除，在放大腦電信號(hào)的同時(shí)，噪聲也被放大，那么從放大器出來(lái)的信號(hào)幾乎是一片噪聲，使后續(xù)的處理失去意義。必須設(shè)計(jì)合適的電路，抑制噪聲，提高信噪比，把腦電信號(hào)放大到系統(tǒng)要求，然后通過(guò)A/D轉(zhuǎn)換為適于FPGA處理的數(shù)字信號(hào)。②基于FPGA的VGA視覺刺激器的研究和設(shè)計(jì)。VGA（視頻圖形陣列）作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。利用FPGA開發(fā)板上的VGA接口和一臺(tái)顯示器
【學(xué)位授予單位】：重慶大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP334.7

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 韓佩富,潘鋒;基于VHDL的異步串行通信電路設(shè)計(jì)[J];半導(dǎo)體技術(shù);2003年10期

2 徐丁峰,程明,高小榕,高上凱;數(shù)字信號(hào)處理器在腦-機(jī)接口系統(tǒng)中的應(yīng)用[J];北京生物醫(yī)學(xué)工程;2002年04期

3 陳永華;朱林劍;包海濤;孫守林;;一種新型腦電信號(hào)的采集方法和應(yīng)用[J];傳感器與微系統(tǒng);2006年03期

4 王曼珠 ,路而紅 ,王傳海;VGA圖像控制器的CPLD/FPGA設(shè)計(jì)與實(shí)現(xiàn)[J];電子產(chǎn)品世界;2003年19期

5 羅本成;高性能腦電波ERP信號(hào)放大器的研制[J];電子產(chǎn)品世界;2005年19期

6 曹允;基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)方法及其應(yīng)用[J];電子工程師;2002年07期

7 朱如龍;基于FPGA的LED顯示屏VGA同步圖像采集設(shè)計(jì)[J];電子工程師;2004年10期

8 鄧春健;王琦;徐秀知;馮永茂;鄭喜鳳;;基于FPGA和ADV7123的VGA顯示接口的設(shè)計(jì)和應(yīng)用[J];電子器件;2006年04期

9 楊立才,李佰敏,李光林,賈磊;腦-機(jī)接口技術(shù)綜述[J];電子學(xué)報(bào);2005年07期

10 何慶華,彭承琳,吳寶明;腦機(jī)接口技術(shù)研究方法[J];重慶大學(xué)學(xué)報(bào)(自然科學(xué)版);2002年12期

相關(guān)會(huì)議論文 前1條

1 吳其前;陳亮;張雄偉;;離散小波變換的FPGA實(shí)現(xiàn)[A];第九屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集[C];2004年

相關(guān)博士學(xué)位論文 前1條

1 何慶華;基于視覺誘發(fā)電位的腦機(jī)接口實(shí)驗(yàn)研究[D];重慶大學(xué);2003年

本文編號(hào)：2671159