【摘要】： 微處理器受到高能粒子轟擊或噪聲干擾等惡劣環(huán)境的影響,將發(fā)生瞬態(tài)故障。這些瞬態(tài)故障可能引起軟錯(cuò)誤(Soft Error),甚至失效,這將對(duì)微處理器的可靠性產(chǎn)生較大的影響。隨著集成電路制造工藝的進(jìn)步,單片上能夠集成的晶體管數(shù)目將呈指數(shù)增長,這將使得微處理器面臨越來越嚴(yán)重的軟錯(cuò)誤威脅。目前,多核微處理器已經(jīng)逐漸成為市場的主流。容軟錯(cuò)誤(Soft Error Tolerance)技術(shù)一般都需要某種程度的冗余,而多核微處理器中天然的冗余資源為容軟錯(cuò)誤設(shè)計(jì)提供了新的解決思路。如何有效地利用多核微處理器中的冗余資源來增強(qiáng)微處理器的容軟錯(cuò)誤能力,進(jìn)而提高其可靠性,就成了亟待解決的問題,對(duì)其進(jìn)行深入研究具有重要的理論意義和實(shí)用價(jià)值。 本文的研究工作圍繞多核微處理器容軟錯(cuò)誤設(shè)計(jì)中的一系列關(guān)鍵技術(shù)展開。首先研究了多核微處理器容軟錯(cuò)誤執(zhí)行模型,容軟錯(cuò)誤執(zhí)行模型關(guān)系到程序如何高效、正確、可靠地在多核微處理器上執(zhí)行,這也是發(fā)揮多核冗余資源優(yōu)勢實(shí)現(xiàn)容軟錯(cuò)誤設(shè)計(jì)的關(guān)鍵所在。其次,本文對(duì)具體的容軟錯(cuò)誤加固技術(shù)進(jìn)行了研究,任何容軟錯(cuò)誤微處理器都要采用不同層次的加固技術(shù)對(duì)軟錯(cuò)誤進(jìn)行屏蔽、檢測或恢復(fù),本文主要研究了門級(jí)的冗余技術(shù)和體系結(jié)構(gòu)級(jí)的控制流檢測技術(shù)。最后,本文對(duì)微處理器可靠性評(píng)估模型進(jìn)行了研究,以便能在設(shè)計(jì)流程的早期就對(duì)微處理器可靠性進(jìn)行定量評(píng)估,從而對(duì)設(shè)計(jì)選擇和優(yōu)化進(jìn)行有效地指導(dǎo)。 本文所作的主要?jiǎng)?chuàng)新工作包括: (I)本文提出了兩種多核微處理器容軟錯(cuò)誤執(zhí)行模型,包括:(1)基于現(xiàn)場保存與恢復(fù)的雙核冗余執(zhí)行模型DCR。在該模型中,兩份相同的線程在兩個(gè)具有現(xiàn)場保存與恢復(fù)功能的內(nèi)核上冗余執(zhí)行。通過增強(qiáng)內(nèi)核的功能,使得該模型在能夠有效恢復(fù)軟錯(cuò)誤的同時(shí),具有較低的容錯(cuò)專用核間隊(duì)列帶寬需求和實(shí)現(xiàn)復(fù)雜度。(2)可重構(gòu)的三核冗余執(zhí)行模型TCR。該模型通過增強(qiáng)內(nèi)核的冗余,在三個(gè)不同的內(nèi)核上執(zhí)行三份相同的線程,發(fā)現(xiàn)軟錯(cuò)誤以后可以進(jìn)行動(dòng)態(tài)重構(gòu),從而以較低的容錯(cuò)專用核間隊(duì)列帶寬需求和較高的執(zhí)行性能實(shí)現(xiàn)了對(duì)軟錯(cuò)誤的有效屏蔽。 (II)本文提出了兩種基于異步電路技術(shù)的門級(jí)冗余結(jié)構(gòu),包括:(1)基于異步C單元的雙模冗余結(jié)構(gòu)DMR。該結(jié)構(gòu)采用異步C單元對(duì)雙模冗余單元的輸出進(jìn)行屏蔽,有效地降低了硬件冗余度,在具有對(duì)SEU(Single Event Upset)故障屏蔽能力的同時(shí),有效地降低了芯片的面積開銷。(2)基于異步雙沿觸發(fā)寄存器的時(shí)空三模冗余結(jié)構(gòu)TSTMR。本文借鑒異步電路中解同步電路顯式分離主從鎖存器的結(jié)構(gòu),提出了雙沿觸發(fā)寄存器(DCTREG)。TSTMR結(jié)構(gòu)通過采用DCTREG,將時(shí)間冗余應(yīng)用到門級(jí),從而實(shí)現(xiàn)對(duì)SEU和SET(Single Event Transient)故障的全面屏蔽。 (III)本文提出了一種增強(qiáng)型控制流檢測技術(shù)ECFC,該技術(shù)主要包括檢測方法和實(shí)現(xiàn)方法兩部分:(1)基于節(jié)點(diǎn)和邊的簽名檢測方法。該方法通過將簽名同時(shí)賦予控制流圖中的節(jié)點(diǎn)和邊,實(shí)現(xiàn)了比經(jīng)典的基于節(jié)點(diǎn)的簽名檢測方法更嚴(yán)格的控制流檢測,并且可以杜絕經(jīng)典檢測方法中可能出現(xiàn)的非法轉(zhuǎn)移誤判和調(diào)整簽名沖突的情況。(2)軟硬件結(jié)合的控制流檢測實(shí)現(xiàn)方法。該實(shí)現(xiàn)方法由編譯器在程序中插入簽名數(shù)據(jù),在程序執(zhí)行的過程中,執(zhí)行完控制流轉(zhuǎn)移指令后自動(dòng)觸發(fā)一次硬件檢測操作。該實(shí)現(xiàn)方法具有二進(jìn)制代碼量小、性能高、檢錯(cuò)及時(shí)等優(yōu)點(diǎn)。 (IV)本文提出了一種綜合考慮芯片面積和性能開銷的可靠性評(píng)估模型:該模型采用一種新的評(píng)估量化標(biāo)準(zhǔn),以實(shí)現(xiàn)對(duì)微處理器可靠性的定量評(píng)估。采用該評(píng)估模型,可以在設(shè)計(jì)流程中對(duì)采用了不同容軟錯(cuò)誤技術(shù)的微處理器的可靠性進(jìn)行準(zhǔn)確的定量評(píng)估,有利于對(duì)設(shè)計(jì)選擇和優(yōu)化進(jìn)行指導(dǎo)。本文還在此評(píng)估模型下,對(duì)上述容軟錯(cuò)誤執(zhí)行模型、門級(jí)冗余結(jié)構(gòu)和體系結(jié)構(gòu)級(jí)控制流檢測技術(shù)進(jìn)行了可靠性評(píng)估。 本文通過對(duì)容軟錯(cuò)誤執(zhí)行模型、容軟錯(cuò)誤加固技術(shù)和可靠性評(píng)估模型的研究,對(duì)容軟錯(cuò)誤多核微處理器的設(shè)計(jì)實(shí)現(xiàn)進(jìn)行了有益的探索。本文的實(shí)現(xiàn)、驗(yàn)證和評(píng)估結(jié)果表明,上述技術(shù)是有效的,能夠應(yīng)用于容軟錯(cuò)誤多核微處理器的設(shè)計(jì)和實(shí)現(xiàn)。
【圖文】：

為 2/cm2s，但是其能量很高，在接近地球大氣時(shí)上。美國的載人登月飛行表明，若長期被宇宙腦部都將受到嚴(yán)重?fù)p害[2]。因此，脫離地球磁場射線的影響。于太陽內(nèi)部核聚變而產(chǎn)生出來的一股恒定帶電粒陽風(fēng)延伸的范圍大約為地球軌道至太陽之間平均射強(qiáng)度越大。太陽風(fēng)與地球磁場發(fā)生相互作用，0°偏轉(zhuǎn)，其對(duì)地球磁場的改變作用如圖 1.1 所將太陽風(fēng)分為兩種：一種持續(xù)不斷地輻射出來，持續(xù)太陽風(fēng)”；一種在太陽活動(dòng)時(shí)輻射出來，速陽風(fēng)”。在地球平均距離處，持續(xù)太陽風(fēng)風(fēng)速約 109/cm2s，其能量較低，在 200～8000eV 變化動(dòng)太陽風(fēng)的影響，，在地球平均距離處太陽風(fēng)方位注量率和能量為平時(shí)持續(xù)太陽風(fēng)的若干量級(jí)會(huì)受到很大影響。

供電電壓圖 1.9 單個(gè) SRAM 單元軟錯(cuò)誤率器發(fā)生軟錯(cuò)誤概率的迅猛增長對(duì)微處理器設(shè)計(jì)帶來了于復(fù)雜環(huán)境的高可靠微處理器需要采用更加有效的防器一般都具有一定的容軟錯(cuò)誤能力，但是在呈指數(shù)增用更加復(fù)雜的容軟錯(cuò)誤技術(shù)，以便進(jìn)行有效的防護(hù)。首要考慮的是容軟錯(cuò)誤效果。因此，如何為應(yīng)用于復(fù)的防護(hù)能力就成為了高可靠微處理器設(shè)計(jì)者面臨的挑于普通環(huán)境的微處理器也要開始考慮采用容軟錯(cuò)誤設(shè)計(jì)都只應(yīng)用于航空航天和武器系統(tǒng)的高可靠微處理器輻射能量較低，普通的微處理器一般不采用容軟錯(cuò)誤進(jìn)步使得較低能量的高能粒子或噪聲就有可能引起軟的微處理器也要開始逐步考慮采用容軟錯(cuò)誤設(shè)計(jì)，來
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2008
【分類號(hào)】：TP332

【引證文獻(xiàn)】

相關(guān)期刊論文 前2條

1 郭建軍;王志剛;;SDTA:一種適合密碼處理的處理器結(jié)構(gòu)[J];計(jì)算機(jī)工程;2011年06期

2 郭御風(fēng);郭誦忻;龔銳;;一種面向多核處理器I/O系統(tǒng)軟錯(cuò)誤容錯(cuò)方法[J];計(jì)算機(jī)工程與科學(xué);2011年10期

相關(guān)博士學(xué)位論文 前6條

1 李靜梅;多核處理器的設(shè)計(jì)技術(shù)研究[D];哈爾濱工程大學(xué);2010年

2 徐建軍;面向寄存器軟錯(cuò)誤的容錯(cuò)編譯技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

3 孫巖;納米集成電路軟錯(cuò)誤分析與緩解技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

4 郭御風(fēng);面向多核微處理器芯片的高效能I/O體系結(jié)構(gòu)及其實(shí)現(xiàn)技術(shù)[D];國防科學(xué)技術(shù)大學(xué);2010年

5 景乃鋒;面向SRAM型FPGA軟錯(cuò)誤的可靠性評(píng)估與容錯(cuò)算法研究[D];上海交通大學(xué);2012年

6 成玉;高性能微處理器動(dòng)態(tài)容軟錯(cuò)誤設(shè)計(jì)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2012年

相關(guān)碩士學(xué)位論文 前6條

1 宋超;邏輯電路軟錯(cuò)誤率評(píng)估模型設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

2 劉茵竺;面向星載計(jì)算機(jī)的檢查點(diǎn)容錯(cuò)技術(shù)研究[D];上海交通大學(xué);2011年

3 金作霖;柵氧退化效應(yīng)下SRAM軟錯(cuò)誤分析與加固技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

4 李娜;光纖傳感器在生理參數(shù)檢測中的應(yīng)用研究[D];長春理工大學(xué);2012年

5 陽建偉;基于LEON3處理器外部存儲(chǔ)器控制器加固設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2012年

6 趙雙喜;空間路由器轉(zhuǎn)發(fā)表抗輻照技術(shù)研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2012年

本文編號(hào)：2664876