【摘要】： CPU是計算機系統(tǒng)的控制中心,也是系統(tǒng)中最復(fù)雜的部件。盡管CPU發(fā)展如此迅速,但是其基本工作原理并沒有發(fā)生根本性的變化,而且在今后的一段時間內(nèi)仍然會繼續(xù)發(fā)揮作用。正因為如此,從原理上來說,設(shè)計一個功能相對簡單的CPU就成為可能而且有一定的現(xiàn)實意義。目前教學(xué)CPU的研究與設(shè)計已經(jīng)是計算機專業(yè)教學(xué)的一個熱點。本文描述的就是一個教學(xué)CPU的設(shè)計過程。 CPU設(shè)計在計算機專業(yè)教學(xué)中占有非常重要的地位。因為CPU是計算機硬件設(shè)計的主要依據(jù),同時CPU指令系統(tǒng)又是軟件設(shè)計的基礎(chǔ)。在計算機專業(yè)知識結(jié)構(gòu)中CPU起著承上啟下的重要作用,有了CPU的理論基礎(chǔ)和設(shè)計經(jīng)驗,無論從事硬件設(shè)計還是軟件開發(fā)都會有很大的幫助。 在目前國內(nèi)流行的教學(xué)計算機上只能進(jìn)行驗證性實驗,不能進(jìn)行CPU的自主設(shè)計。造成這一限制的主要原因有兩個:第一,教學(xué)機的體系結(jié)構(gòu),即CPU指令集、指令格式、數(shù)據(jù)表示、尋址方式等已經(jīng)確定,使用過程中只是在同一個CPU上進(jìn)行功能驗證實驗。第二,為了增強實驗的觀察效果,教學(xué)機的CPU普遍采用多片中小規(guī)模集成電路構(gòu)成,其組成結(jié)構(gòu)決定了CPU的功能只能使用傳統(tǒng)的邏輯設(shè)計方法來實現(xiàn)。 傳統(tǒng)的邏輯設(shè)計方法不能適應(yīng)CPU設(shè)計的教學(xué)需要,而EDA技術(shù)的出現(xiàn)解決了這一難題。用流行的EDA方法,采用大規(guī)模可編程邏輯器件FPGA實現(xiàn)CPU的功能已經(jīng)是現(xiàn)代電子設(shè)計中成熟的技術(shù)。通過本文的研究與設(shè)計,搭建一個面向教學(xué)的開放式CPU設(shè)計平臺。實驗過程可以按照每個學(xué)生的自主設(shè)計要求重復(fù)進(jìn)行。給學(xué)生提供一個構(gòu)建真實計算機原型的機會,在CPU設(shè)計過程中達(dá)到更完整和深入地理解計算機組成與系統(tǒng)結(jié)構(gòu)知識的目的。
【圖文】：

Max十plusn軟件可在Windowsgx或WindowsXP環(huán)境下運行。在PC機上安裝 Max+Plusn軟件可以通過光盤或者網(wǎng)上下載的方法。安裝完成后，通過程序菜單就可以啟動Max+plusH軟件，啟動后主界面如圖5一3所示。圖5一3Max+plusll主界面Figures一 3Maininteri觸 eeofMax+Plusll2、Max+plusll的文本編輯在主菜單中選 Max+Plusll，在下拉菜單中選 TextEditor，出現(xiàn)文本編輯窗口在文本編輯窗口中輸入 VerilogHDL源程序，檢查沒有語法錯誤后，將編輯好的文件以擴展名為.v保存，默認(rèn)的路徑是。:儷axPlusZ儷axZwork。

在編譯之前，必須選擇當(dāng)前項目文件設(shè)計實現(xiàn)的實際芯片進(jìn)行適配。打開Assi酗Device菜單，在彈出的窗口中選擇設(shè)計需要的芯片。主菜單中選擇(comPller)編譯命令啟動編譯過程，如圖5一4所示，按Start就開始進(jìn)行編譯并顯示編譯結(jié)果。翩口l困滁胭翻函一一畫曬.翻娜網(wǎng)湯一獷竺{油穿q專蔓只履一rpt_君{二nf】】咫l霍，n峨.叭戶一甘趁盆翔、.曰尸、巨曰尸}、扮然然然然煦烹然黑焦然熱吮煦吹吮點庶麟』廠面石萬司.瓤、}圖5一 4Max+Plusll編譯過程 Figures一 4ComPilingProeessofMax+Plusll整個編譯過程包括 :CompilerNetlistExtraetor，網(wǎng)表提取器生成網(wǎng)表文件; DatabaseBulider，建立數(shù)據(jù)庫 ;LogicSynthesize，，邏輯綜合，生成門級網(wǎng)表文件;partitione昨itter，生成邏輯連接;TimeingS哪Extractor，建立波形文件;Assembler
【學(xué)位授予單位】：內(nèi)蒙古大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2009
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 張杰;;基于FPGA的八位RISC CPU的設(shè)計[J];微計算機信息;2006年35期

相關(guān)碩士學(xué)位論文 前1條

1 張楷;通用CPU實驗系統(tǒng)的設(shè)計與實現(xiàn)[D];清華大學(xué);2004年

本文編號：2651531