【摘要】： 快速傅立葉變換(FFT)作為時域與頻域轉換的基本工具,正被廣泛應用于檢測、通信、圖像處理和多媒體等領域。而浮點FFT算法的FPGA實現(xiàn)正成為新的研究熱點,受到了廣泛關注。 論文首先分析了多種FFT算法以及算法的硬件實現(xiàn)結構,并選擇按時間抽選基-2算法作為本課題的目標算法,同時采用單蝶形順序處理結構實現(xiàn)浮點FFT處理器。隨后,論文介紹了浮點乘法器和浮點加減法器的硬件結構設計。其中采用了高速定點乘法器、快速前導零檢測邏輯等幾種新技術,并使用了流水線設計思想。在此基礎上,論文介紹了FFT整體結構設計,包括結構改進的蝶形運算單元、存儲單元和地址發(fā)生單元等模塊。 設計在FPGA硬件平臺上進行了詳細的測試分析。結果表明,系統(tǒng)實現(xiàn)了較高的運算精度,可穩(wěn)定運行在50MHz的頻率,完成一幀256點浮點復數(shù)數(shù)據(jù)的FFT運算共需時約81.92μs。相比通用DSP和單片機實現(xiàn)在性能方面具有一定的優(yōu)勢。
【圖文】：

規(guī)格化加“1”處理電路:對去偏移后的指數(shù)進行加“1”運算，即使用CLA完成加“00000001”的操作，同時得到進位標志位:e-nor--overflow。送入下級。圖3一5為該模塊的時序測試視圖，圖3一6為基于Altera公司Cycfone系列FPGA中的EPEc6Q240CS所做的時序測試報告，圖3一7為該模塊的邏輯電路圖，圖3一8位帶流水結構的8位CLA邏輯電路圖，之所以設置流水結構是為了便于仿真觀察，在以模塊化電路形式使用的時候將去掉流水。使用的綜合仿真工具為Altera公司的 Quartusn7.0。N....已l卜田.1田心田._‘._t一，田一~t田一，，It田.J公tee..r曰。，.rn.一仁一孟石五石石正乏j卜-一r王10.〔:」‘o

規(guī)格化加“1”處理電路:對去偏移后的指數(shù)進行加“1”運算，即使用CLA完成加“00000001”的操作，同時得到進位標志位:e-nor--overflow。送入下級。圖3一5為該模塊的時序測試視圖，圖3一6為基于Altera公司Cycfone系列FPGA中的EPEc6Q240CS所做的時序測試報告，圖3一7為該模塊的邏輯電路圖，圖3一8位帶流水結構的8位CLA邏輯電路圖，之所以設置流水結構是為了便于仿真觀察，在以模塊化電路形式使用的時候將去掉流水。使用的綜合仿真工具為Altera公司的 Quartusn7.0。N....已l卜田.1田心田._‘._t一，田一~t田一，，，It田.J公tee..r曰。，.rn.一仁一孟石五石石正乏j卜-一r王10.〔:」‘o
【學位授予單位】：廣西大學
【學位級別】：碩士
【學位授予年份】：2008
【分類號】：TP332.22

【引證文獻】

相關博士學位論文 前1條

1 錢湘萍;同步加速器磁場電源的數(shù)字調節(jié)器研究設計[D];蘭州大學;2011年

相關碩士學位論文 前2條

1 鮑曼;基于Verilog的色度IP核設計[D];河北工業(yè)大學;2010年

2 李潤春;基于Nios Ⅱ軟核的頻譜分析儀研究與設計[D];蘭州理工大學;2010年

本文編號：2648424