【摘要】： 快速傅立葉變換(FFT)作為時(shí)域與頻域轉(zhuǎn)換的基本工具,正被廣泛應(yīng)用于檢測、通信、圖像處理和多媒體等領(lǐng)域。而浮點(diǎn)FFT算法的FPGA實(shí)現(xiàn)正成為新的研究熱點(diǎn),受到了廣泛關(guān)注。 論文首先分析了多種FFT算法以及算法的硬件實(shí)現(xiàn)結(jié)構(gòu),并選擇按時(shí)間抽選基-2算法作為本課題的目標(biāo)算法,同時(shí)采用單蝶形順序處理結(jié)構(gòu)實(shí)現(xiàn)浮點(diǎn)FFT處理器。隨后,論文介紹了浮點(diǎn)乘法器和浮點(diǎn)加減法器的硬件結(jié)構(gòu)設(shè)計(jì)。其中采用了高速定點(diǎn)乘法器、快速前導(dǎo)零檢測邏輯等幾種新技術(shù),并使用了流水線設(shè)計(jì)思想。在此基礎(chǔ)上,論文介紹了FFT整體結(jié)構(gòu)設(shè)計(jì),包括結(jié)構(gòu)改進(jìn)的蝶形運(yùn)算單元、存儲(chǔ)單元和地址發(fā)生單元等模塊。 設(shè)計(jì)在FPGA硬件平臺(tái)上進(jìn)行了詳細(xì)的測試分析。結(jié)果表明,系統(tǒng)實(shí)現(xiàn)了較高的運(yùn)算精度,可穩(wěn)定運(yùn)行在50MHz的頻率,完成一幀256點(diǎn)浮點(diǎn)復(fù)數(shù)數(shù)據(jù)的FFT運(yùn)算共需時(shí)約81.92μs。相比通用DSP和單片機(jī)實(shí)現(xiàn)在性能方面具有一定的優(yōu)勢。
【圖文】：

規(guī)格化加“1”處理電路:對去偏移后的指數(shù)進(jìn)行加“1”運(yùn)算，即使用CLA完成加“00000001”的操作，同時(shí)得到進(jìn)位標(biāo)志位:e-nor--overflow。送入下級。圖3一5為該模塊的時(shí)序測試視圖，圖3一6為基于Altera公司Cycfone系列FPGA中的EPEc6Q240CS所做的時(shí)序測試報(bào)告，圖3一7為該模塊的邏輯電路圖，圖3一8位帶流水結(jié)構(gòu)的8位CLA邏輯電路圖，之所以設(shè)置流水結(jié)構(gòu)是為了便于仿真觀察，在以模塊化電路形式使用的時(shí)候?qū)⑷サ袅魉�。使用的綜合仿真工具為Altera公司的 Quartusn7.0。N....已l卜田.1田心田._‘._t一，田一~t田一，，It田.J公tee..r曰。，.rn.一仁一孟石五石石正乏j卜-一r王10.〔:」‘o

規(guī)格化加“1”處理電路:對去偏移后的指數(shù)進(jìn)行加“1”運(yùn)算，即使用CLA完成加“00000001”的操作，同時(shí)得到進(jìn)位標(biāo)志位:e-nor--overflow。送入下級。圖3一5為該模塊的時(shí)序測試視圖，圖3一6為基于Altera公司Cycfone系列FPGA中的EPEc6Q240CS所做的時(shí)序測試報(bào)告，圖3一7為該模塊的邏輯電路圖，圖3一8位帶流水結(jié)構(gòu)的8位CLA邏輯電路圖，之所以設(shè)置流水結(jié)構(gòu)是為了便于仿真觀察，在以模塊化電路形式使用的時(shí)候?qū)⑷サ袅魉�。使用的綜合仿真工具為Altera公司的 Quartusn7.0。N....已l卜田.1田心田._‘._t一，田一~t田一，，，It田.J公tee..r曰。，.rn.一仁一孟石五石石正乏j卜-一r王10.〔:」‘o
【學(xué)位授予單位】：廣西大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP332.22

【引證文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 錢湘萍;同步加速器磁場電源的數(shù)字調(diào)節(jié)器研究設(shè)計(jì)[D];蘭州大學(xué);2011年

相關(guān)碩士學(xué)位論文 前2條

1 鮑曼;基于Verilog的色度IP核設(shè)計(jì)[D];河北工業(yè)大學(xué);2010年

2 李潤春;基于Nios Ⅱ軟核的頻譜分析儀研究與設(shè)計(jì)[D];蘭州理工大學(xué);2010年

本文編號：2648424