【摘要】： 隨著存儲(chǔ)系統(tǒng)的訪問速度與處理器的運(yùn)算速度的差距越來越顯著,訪存性能已成為提高計(jì)算機(jī)系統(tǒng)性能的瓶頸。如何通過設(shè)計(jì)高性能存儲(chǔ)系統(tǒng)彌補(bǔ)處理器與存儲(chǔ)系統(tǒng)性能的差距長期以來是體系結(jié)構(gòu)領(lǐng)域的研究熱點(diǎn)。 本文從提高處理器的IPC值和優(yōu)化處理器的訪存延時(shí)及帶寬的角度出發(fā),結(jié)合分析龍芯2號(hào)處理器運(yùn)行SPEC CPU2000測試程序的訪存行為特征,對(duì)存儲(chǔ)系統(tǒng)性能優(yōu)化技術(shù)進(jìn)行研究,提出了一系列存儲(chǔ)系統(tǒng)的性能優(yōu)化技術(shù)并對(duì)所提出的優(yōu)化技術(shù)進(jìn)行性能評(píng)測與分析。本文主要的創(chuàng)新點(diǎn)及貢獻(xiàn)包括: 1.通過對(duì)Cache寫失效行為的分析,提出一種新的提高處理器帶寬利用率的Cache寫失效處理策略——Cache自適應(yīng)寫分配策略。該策略在訪存失效隊(duì)列中收集全修改Cache塊,對(duì)全修改Cache塊采用非寫分配策略,并能夠自適應(yīng)地切換為寫分配策略。與傳統(tǒng)的Cache寫失效處理策略相比,Cache自適應(yīng)寫分配策略硬件代價(jià)小,避免了不必要的數(shù)據(jù)傳輸,降低Cache污染,減少存儲(chǔ)管理隊(duì)列阻塞的頻率。結(jié)果表明,采用Cache自適應(yīng)寫分配策略,STREAM基準(zhǔn)測試程序帶寬平均提高62.6%,SPEC CPU2000程序的IPC值平均提高5.9%。 2.通過對(duì)棧訪問行為的分析,提出一種棧高速緩存方案——快速地址計(jì)算的自適應(yīng)棧高速緩存組織方案。該方案將棧訪問從數(shù)據(jù)高速緩存的訪問中分離出來,充分利用�？臻g數(shù)據(jù)訪問的特點(diǎn),提高指令級(jí)并行度,減少數(shù)據(jù)高速緩存污染,降低數(shù)據(jù)高速緩存失效率,并采用快速地址計(jì)算策略,減少棧訪問的命中時(shí)間。該棧高速緩存在發(fā)生棧溢出時(shí),能夠自適應(yīng)地關(guān)閉,以避免棧切換對(duì)處理器性能的影響。棧高速緩存標(biāo)志中增加進(jìn)程標(biāo)識(shí),進(jìn)程切換時(shí)不需要將數(shù)據(jù)寫到低層存儲(chǔ)系統(tǒng)中,適用于多進(jìn)程環(huán)境。SPEC CPU2000程序運(yùn)行結(jié)果表明,采用快速地址計(jì)算的自適應(yīng)棧高速緩存方案,25.8%的訪存指令可以并行執(zhí)行,數(shù)據(jù)高速緩存失效率平均降低9.4%,IPC值平均提高6.9%。 3.通過對(duì)指令Cache和數(shù)據(jù)Cache失效行為的分析,提出一種預(yù)取策略——結(jié)合訪存失效隊(duì)列狀態(tài)的預(yù)取策略。該預(yù)取策略保持了指令和數(shù)據(jù)訪問的次序,有利于預(yù)取流的提取。并將指令流和數(shù)據(jù)流的預(yù)取相分離,避免相互替換。在預(yù)取發(fā)起時(shí)機(jī)的選擇上,結(jié)合訪存失效隊(duì)列的狀態(tài),減小對(duì)處理器正常訪問請(qǐng)求的影響。通過流過濾機(jī)制提高預(yù)取準(zhǔn)確性,降低預(yù)取對(duì)訪存帶寬的需求。結(jié)果表明,采用結(jié)合訪存失效隊(duì)列狀態(tài)的預(yù)取策略,處理器的平均訪存延時(shí)減少30%,SPEC CPU2000程序的IPC值平均提高8.3%。 4.通過對(duì)內(nèi)存訪問地址的空間局部性分析,提出一種內(nèi)存控制策略——處理器核指導(dǎo)的內(nèi)存Page模式控制策略。該策略由處理器核指導(dǎo),自適應(yīng)地根據(jù)程序訪存地址的空間局部性特征動(dòng)態(tài)調(diào)整Page模式,融合Open Page策略和Close Page策略的優(yōu)點(diǎn)。處
【圖文】：

高內(nèi)存訪問效率的技術(shù)。對(duì)于訪存局部性好、Page 命中率高的應(yīng)用程序，Open Page 技術(shù)可以大大減少內(nèi)存訪問的延時(shí)。但對(duì)于 Page 沖突概率大的應(yīng)用程序，Open Page 技術(shù)的實(shí)現(xiàn)不僅不能降低訪存延時(shí)[Schumann97] [Miura01]，反而會(huì)增加訪存延時(shí)，只有采用靈活的內(nèi)存控制策略才能將內(nèi)存設(shè)備所提供的這些技術(shù)優(yōu)勢發(fā)揮出來。通常對(duì)于具有隨機(jī)的內(nèi)存訪問的應(yīng)用程序，例如事務(wù)處理程序，使用 Open Page 控制策略比使用 ClosePage 控制策略的訪存延時(shí)要大[Davis00]�，F(xiàn)代的內(nèi)存設(shè)備都具有多個(gè)存儲(chǔ)體（Bank），并且允許位于不同 Bank 中的 Page 同時(shí)處于打開狀態(tài)，內(nèi)存控制器可以采用新的地址映射策略將應(yīng)用程序?qū)?nèi)存設(shè)備鄰近的訪問分散到不同的 Bank 中，，降低 Page 沖突，更好地利用 Open Page 技術(shù)減少內(nèi)存訪問的延時(shí)。[Rambus99]中所提到的內(nèi)存控制電路中就使用了一種地址映射技術(shù)使得應(yīng)用程序?qū)?nèi)存設(shè)備的鄰近訪問盡可能地落在不同的 Bank 上，從而使得系統(tǒng)訪存的性能得到提高。Xiaodong Zhang 等[Zhang00]發(fā)現(xiàn)二級(jí) Cache 沖突會(huì)導(dǎo)致 Page 沖突，如果將二級(jí)Cache 標(biāo)志域的低位與 Bank 地址相異或來產(chǎn)生對(duì)應(yīng)于內(nèi)存設(shè)備的 Bank 地址的映射，則可將 Page 沖突的訪問轉(zhuǎn)換成對(duì)不同 Bank 的并發(fā)訪問，既降低了訪存延時(shí)又提高了訪存帶寬。

降低數(shù)據(jù) Cache 失效率 9.4%。采用時(shí)。棧高速緩存發(fā)生棧溢出時(shí)，能夠自適應(yīng)。棧高速緩存標(biāo)志中增加進(jìn)程標(biāo)識(shí)，進(jìn)程切用于多進(jìn)程環(huán)境。性能評(píng)測結(jié)果表明，采用EC CPU2000 程序 IPC（Instruction per Cycle第二節(jié)介紹相關(guān)工作；第三節(jié)對(duì)程序的訪存自適應(yīng)棧高速緩存方案和采用棧高速緩存的評(píng)測與分析；最后小結(jié)本章工作。門的 CCM（Compiler-Controlled Memory）per98]。Spill code 是指寄存器不夠使用時(shí)，數(shù)據(jù)的代碼，占程序代碼的 20%。編譯器在插入 CCM。Spill code 只是棧訪問的一部分，
【學(xué)位授予單位】：中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2006
【分類號(hào)】：TP333

【引證文獻(xiàn)】

相關(guān)期刊論文 前4條

1 潘志華;張濤;;Linux預(yù)取算法分析與研究[J];計(jì)算機(jī)技術(shù)與發(fā)展;2009年12期

2 李蔚妍;孫未;;DSP的內(nèi)存儲(chǔ)系統(tǒng)的設(shè)計(jì)[J];微計(jì)算機(jī)信息;2010年29期

3 徐征;張利華;余池美;;一種高端存儲(chǔ)磁盤陣列的硬件架構(gòu)設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2009年11期

4 徐征;張利華;余池美;;磁盤陣列的緩沖命中率的研究[J];微電子學(xué)與計(jì)算機(jī);2009年12期

相關(guān)博士學(xué)位論文 前1條

1 鄒瓊;Java虛擬機(jī)的自適應(yīng)動(dòng)態(tài)優(yōu)化[D];中國科學(xué)技術(shù)大學(xué);2008年

相關(guān)碩士學(xué)位論文 前4條

1 焦英楠;高性能視頻檢索平臺(tái)中網(wǎng)絡(luò)性能優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2011年

2 李洪;一種高性能的DSP存儲(chǔ)系統(tǒng)設(shè)計(jì)[D];上海交通大學(xué);2008年

3 王曉翠;網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)預(yù)取協(xié)調(diào)優(yōu)化研究[D];北京工業(yè)大學(xué);2010年

4 容濤濤;適用于DDR SDRAM的控制器設(shè)計(jì)[D];西安電子科技大學(xué);2012年

本文編號(hào)：2634287