【摘要】： 隨著網(wǎng)絡(luò)和數(shù)字技術(shù)的發(fā)展,快速增長的計(jì)算量和數(shù)據(jù)量對計(jì)算機(jī)的能力提出了更高的要求,而隨著處理器高頻和多核時(shí)代的到來,高性能計(jì)算機(jī)的頻率提高日漸困難,內(nèi)存瓶頸問題更加嚴(yán)重。同時(shí),處理器、存儲器等部件之間的緊密耦合,使得資源無法共享,限制了系統(tǒng)性能,提高了系統(tǒng)成本。網(wǎng)格化動態(tài)自組織計(jì)算機(jī)體系結(jié)構(gòu)(Dynamic Self-organized computer Architecture based on Grid-component,DSAG)將計(jì)算機(jī)部件拆分為網(wǎng)格化的功能部件,打破了部件間的緊密耦合,并根據(jù)應(yīng)用的需求進(jìn)行動態(tài)聚合與重組,實(shí)現(xiàn)體系結(jié)構(gòu)按需定制,并通過共享降低成本。隨著光互連和可重構(gòu)計(jì)算等技術(shù)的發(fā)展,實(shí)現(xiàn)可共享的網(wǎng)格化內(nèi)存部件成為可能。 從應(yīng)用特征看,數(shù)據(jù)密集型和網(wǎng)絡(luò)密集型應(yīng)用在快速增長,數(shù)據(jù)傳輸?shù)拈_銷已經(jīng)超出計(jì)算的開銷。從技術(shù)方面,邏輯所占用的芯片面積相比存儲越來越小,功能裁剪和部署也比存儲容易。從以上兩方面看,“小計(jì)算、大存儲”和“數(shù)據(jù)驅(qū)動”的特征越來越明顯。那么以CPU為中心的系統(tǒng)設(shè)計(jì)就有可能轉(zhuǎn)變?yōu)橐詢?nèi)存為中心的設(shè)計(jì)。 本文基于DSAG思想、結(jié)合應(yīng)用特征和技術(shù)趨勢提出了以網(wǎng)格化內(nèi)存服務(wù)為中心的系統(tǒng)結(jié)構(gòu)(Grid Memory Service,GMS),并設(shè)計(jì)和實(shí)現(xiàn)了網(wǎng)格化內(nèi)存服務(wù)器Memory Box(MBox)。具體如下: (1)提出了一種以網(wǎng)格化內(nèi)存服務(wù)為中心的系統(tǒng)結(jié)構(gòu)(GMS)模型。網(wǎng)格化內(nèi)存服務(wù)是指將內(nèi)存部件賦予網(wǎng)格化的特性,其特點(diǎn)是供需雙方相互獨(dú)立、動態(tài)請求和響應(yīng)、具有一定的服務(wù)質(zhì)量保證、具有統(tǒng)一的接口和訪問模式。網(wǎng)格化服務(wù)模式可以解決由于處理器和內(nèi)存緊密耦合帶來的性能和成本問題;以網(wǎng)格化內(nèi)存為中心的系統(tǒng)結(jié)構(gòu)可以減小內(nèi)存數(shù)據(jù)傳輸量,分散內(nèi)存總線的壓力,從而減小解決內(nèi)存瓶頸的影響。針對GMS模型的特點(diǎn),提出并分析了需要重點(diǎn)解決的關(guān)鍵技術(shù)問題,包括訪問接口與編程模型、可擴(kuò)展的架構(gòu)和互連協(xié)議、智能內(nèi)存和延遲隱藏等。GMS的核心部件是內(nèi)存聚合體Memory Box,可以看作一種高速、大容量、智能化的多端口存儲器。以Memory Box為載體,對GMS的關(guān)鍵技術(shù)進(jìn)行研究。 (2)介紹了Memory Box的訪問接口和編程模型。首先對應(yīng)用模式和服務(wù)模式進(jìn)行了分析,為了實(shí)現(xiàn)統(tǒng)一的訪問接口和服務(wù)語義,定義了網(wǎng)格化內(nèi)存訪問協(xié)議GMAP(Grid Memory Access Protocol);編程庫實(shí)現(xiàn)了GMAP協(xié)議,供客戶端程序調(diào)用。為了適應(yīng)不同的應(yīng)用模式,訪問接口單元通過協(xié)議轉(zhuǎn)換橋?qū)崿F(xiàn)客戶端網(wǎng)絡(luò)協(xié)議和MBox內(nèi)部互連協(xié)議間的轉(zhuǎn)換,兼容不同類型的客戶端協(xié)議。設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)基于光互連的可重構(gòu)驗(yàn)證系統(tǒng)“小雨點(diǎn)1號”,用以驗(yàn)證以內(nèi)存總線為接口實(shí)現(xiàn)遠(yuǎn)程內(nèi)存訪問的可行性�！靶∮挈c(diǎn)”系統(tǒng)實(shí)現(xiàn)了DDR RAM協(xié)議和自定義的互連協(xié)議間的轉(zhuǎn)換,在內(nèi)存接口為DDR200時(shí),硬件帶寬達(dá)到10Gbps,接近內(nèi)存帶寬;用戶級通信帶寬達(dá)到285MB/s,也接近了用benchmark測試到的內(nèi)存帶寬。通過測試指出有必要實(shí)現(xiàn)MBox內(nèi)內(nèi)存到內(nèi)存的直接內(nèi)存存取(M2M-DMA)。 (3)基于光互連和串行通信技術(shù)提出了高擴(kuò)展性的無背板堆疊式架構(gòu)。為了實(shí)現(xiàn)高速、高擴(kuò)展性的互連,設(shè)計(jì)和實(shí)現(xiàn)了一種輕量級、高帶寬、低延遲、串行包交換的網(wǎng)格化內(nèi)存互連協(xié)議GMIP(Grid Memory Interconnect Protocol)。對電互連總線和光互連總線的延遲構(gòu)成做了對比分析,根據(jù)分析結(jié)果從互連協(xié)議的設(shè)計(jì)優(yōu)化和互連效能兩方面對消除延遲影響的方法進(jìn)行了研究。針對甚短距離光互連的特點(diǎn),對鏈路層和物理層進(jìn)行了進(jìn)一步優(yōu)化或提出了優(yōu)化原則,以簡化協(xié)議模塊結(jié)構(gòu)、減小電路面積和功耗,進(jìn)一步提高性能。鏈路層延遲可以降低到10個(gè)時(shí)鐘周期。針對光互連的高帶寬特性和光互連總線模型的特點(diǎn),提出了以互連效能為評價(jià)方法,用帶寬優(yōu)勢補(bǔ)償額外延遲帶來的影響,并給出了帶寬和數(shù)據(jù)塊大小的關(guān)系。 (4)在GMS中,利用豐富廉價(jià)的嵌入式處理器和控制邏輯,可以實(shí)現(xiàn)分布式智能化內(nèi)存。以典型應(yīng)用為基礎(chǔ)分析了以CPU為中心的系統(tǒng)瓶頸和以分布式智能內(nèi)存為中心的處理流程,定性說明了它對分散內(nèi)存總線壓力、消除內(nèi)存瓶頸的作用。利用智能化內(nèi)存,可以實(shí)現(xiàn)復(fù)雜的存儲管理機(jī)制和精確的系統(tǒng)控制,并可以利用跨層協(xié)同降低存儲管理開銷。分析了以智能內(nèi)存為基礎(chǔ)的主動延遲隱藏方法,提出了主動內(nèi)存模型和實(shí)現(xiàn)方法。 (5)實(shí)現(xiàn)了一個(gè)基于光互連的可重構(gòu)的Memory Box原型驗(yàn)證系統(tǒng),訪存延遲可以達(dá)到微秒量級。利用驗(yàn)證平臺進(jìn)行測試,驗(yàn)證了MBox相對磁盤的性能優(yōu)勢,以及使用主動內(nèi)存時(shí)對性能的提升效果。
【圖文】：

1.2 內(nèi)存系統(tǒng)的需求內(nèi)存作為計(jì)算機(jī)系統(tǒng)的核心部件，對它的要求主要體現(xiàn)在三個(gè)方面，一性能的需求，二是對降低成本的需求，三是適應(yīng)應(yīng)用特征的需求。1.2.1 內(nèi)存容量和性能的需求隨著互聯(lián)網(wǎng)和數(shù)字媒體技術(shù)的發(fā)展，網(wǎng)絡(luò)密集型和數(shù)據(jù)密集型應(yīng)用在不統(tǒng)需要處理的數(shù)據(jù)量也在爆炸性增長，如圖 1.2 所示[Halt03]。例如三維動畫音視頻、數(shù)據(jù)庫等應(yīng)用，對計(jì)算能力和存儲能力有很高的要求。軟件本身對在增加，例如 Window Vista 操作系統(tǒng)能夠運(yùn)行的最小內(nèi)存配置就需要 512M的網(wǎng)絡(luò)和數(shù)據(jù)密集型應(yīng)用都是以數(shù)據(jù)庫為基礎(chǔ)的，，為了提高性能，in-mem應(yīng)用越來越廣泛。利用內(nèi)存來實(shí)現(xiàn)大規(guī)模服務(wù)器的快速檢查點(diǎn)（Checkpoin實(shí)現(xiàn)也具備非常大的優(yōu)勢。這些應(yīng)用往往要求數(shù)據(jù)存取帶寬要高、訪問延遲性要高。多核處理器對數(shù)據(jù)的需求量更大、對內(nèi)存性能的要求更高。

速度是爆炸性的，如互聯(lián)網(wǎng)通信帶寬、磁盤容量等的技術(shù)都以超摩爾定律的速如此大量的信息都要經(jīng)過內(nèi)存才能被 CPU 處理，內(nèi)存的容量就顯得捉襟見肘，隨著計(jì)算機(jī)應(yīng)用領(lǐng)域的不斷發(fā)展，應(yīng)用程序?qū)?nèi)存容量的需求不斷擴(kuò)大，甚對 CPU 主頻的追求。存的性能瓶頸先，處理器的處理能力提高很快，而內(nèi)存的帶寬和延遲提高相對緩慢，導(dǎo)致能，限制了性能的提升，即眾所周知的內(nèi)存墻（“memory wall”）問題。如圖 1.理器和內(nèi)存間的性能差距在不斷增大[Henessy02]。解決 memory wall 的問題，幾種方法：提高內(nèi)存模塊的性能，如采用更快的 DDRII RAM 等；優(yōu)化 Mem，如把內(nèi)存控制器和處理器集成到一起等，例如 AMD 的 Opteron 處理器就集 內(nèi)存控制器；采用更有效的 cache/RAM 管理技術(shù)，如預(yù)取等。但受限于動態(tài)的特點(diǎn)限制（如地址復(fù)用、電容充放電時(shí)間等），仍然存在很大延遲，而且大容可能集成到處理器中。隨著多核處理器的出現(xiàn)，對內(nèi)存的能力提出更高的需求y wall 問題更加嚴(yán)重。這實(shí)際上相當(dāng)于拉長了處理器和內(nèi)存間的距離。
【學(xué)位授予單位】：中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）
【學(xué)位級別】：博士
【學(xué)位授予年份】：2008
【分類號】：TP333

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 可靈智;高速并行光互連芯片的測試與驗(yàn)證分析[D];武漢理工大學(xué);2010年

本文編號：2627090