【摘要】： 通信偵察的基本任務(wù)是利用偵察設(shè)備對(duì)通信信號(hào)進(jìn)行搜索、截獲、分析。通信偵察中的信號(hào)通常處于被動(dòng)接收狀態(tài)并具有寬頻帶、多調(diào)制方式、多信號(hào)、同步序列未知等特點(diǎn)。通信偵察往往采用寬帶接收機(jī),進(jìn)行高速率的采樣以適應(yīng)不同的碼率及調(diào)制方式,其后對(duì)信號(hào)的分析需要采用較復(fù)雜的信號(hào)處理方式。因此通信偵察的信號(hào)分析對(duì)信號(hào)處理系統(tǒng)的處理能力提出了較高要求,同時(shí)為達(dá)到通信偵察的實(shí)時(shí)性還要求處理系統(tǒng)具有多任務(wù)并行處理能力。 本文基于通信偵察中信號(hào)處理的特點(diǎn)及要求,完成了采用高性能并行DSP處理器進(jìn)行信號(hào)處理,并具有中頻信號(hào)采集、大容量數(shù)據(jù)存儲(chǔ)和高速數(shù)據(jù)傳輸能力的通用信號(hào)處理系統(tǒng)設(shè)計(jì)方案。本文選用兩片目前性能最好的浮點(diǎn)DSP處理器ADSP TS201S,并采用外部總線和鏈路口混合數(shù)據(jù)耦合的方式構(gòu)成了信號(hào)處理板的核心——并行DSP處理器模塊。本文完成了整個(gè)信號(hào)處理板的硬件設(shè)計(jì)及通信偵察信號(hào)分析應(yīng)用系統(tǒng)的初步開發(fā)。硬件測(cè)試及實(shí)驗(yàn)結(jié)果表明,信號(hào)處理板的設(shè)計(jì)完全符合課題的要求,可應(yīng)用于通信偵察的實(shí)時(shí)信號(hào)處理中。 本文主要工作如下: 1.分析了通信偵察的實(shí)時(shí)信號(hào)處理應(yīng)用特點(diǎn),為系統(tǒng)設(shè)計(jì)提供依據(jù)和參考;深入研究硬件系統(tǒng)總體,完成了通信偵察信號(hào)分析的高速通用信號(hào)處理系統(tǒng)方案研究; 2.完成了并行DSP處理器模塊的硬件設(shè)計(jì),研究了混合耦合模型下的并行DSP處理器主體及外圍電路設(shè)計(jì)方案;完成了ADC數(shù)據(jù)采集模塊、USB接口的設(shè)計(jì),FPGA控制模塊內(nèi)所有接口控制邏輯的VHDL設(shè)計(jì)和DSP的底層程序設(shè)計(jì);系統(tǒng)電路板原理圖和PCB圖的設(shè)計(jì)和仿真; 3.整個(gè)硬件系統(tǒng)的調(diào)試與測(cè)試;接收機(jī)自動(dòng)頻率掃描程序的開發(fā),通信信號(hào)分析工作流程的仿真和驗(yàn)證。
【圖文】：

圖 3-1 ADSPTS201S 的結(jié)構(gòu)圖核結(jié)構(gòu)SP TS201S 的內(nèi)核，主要包括程序控制器、數(shù)據(jù)地址產(chǎn)生器和雙運(yùn)算器提供完全可中斷的編程模式，支持 8 周期的指令流水線；程序控對(duì)齊緩沖器（IAB）和分支目標(biāo)緩沖器（BTB），可預(yù)存指令和減遲。數(shù)據(jù)地址產(chǎn)生器包含兩個(gè)整型算術(shù)邏輯單元（IALU），支持位沖尋址，便于數(shù)字信號(hào)處理的一些特殊運(yùn)算。兩個(gè)相互獨(dú)立的運(yùn)算指令多數(shù)據(jù)（SIMD）引擎，每周期每個(gè)運(yùn)算塊可以執(zhí)行 2 條運(yùn)算部接口SP TS201S 的 I/O 接口主要包括內(nèi)部存儲(chǔ)器、外部設(shè)備接口、主機(jī)接制器和鏈路口等。TS201S 擁有 24 Mbit 片內(nèi) DRAM 存儲(chǔ)器，該存儲(chǔ)128 位寬的存儲(chǔ)單元（M0，M2，M4，M6，M8，M10）。外部設(shè)備 bit 或 64 bit 的外部總線連接外部存儲(chǔ)器和其他外設(shè)，執(zhí)行外部總線局存儲(chǔ)器和 I/O 設(shè)備提供控制信號(hào)。主機(jī)接口使用流水或慢速設(shè)備

顧數(shù)據(jù)傳輸率、資源共享、結(jié)構(gòu)簡(jiǎn)單以及電路設(shè)計(jì)方便等方面模型�；旌像詈夏Ｐ统浞掷� ADSP TS201S 的所有資源，將線互連后，各 DSP 之間還通過高速鏈路口建立數(shù)據(jù)通道，，從而點(diǎn)對(duì)點(diǎn)通信與 DSP 間資源共享相結(jié)合的工作模式。兩種方式相結(jié)合的混合耦合模型，會(huì)有更高的多處理器間的數(shù)P TS201S 而言，全部資源的高速應(yīng)用可提供超過 4 GB/s 的數(shù)這種模式帶來的最大問題就是電路設(shè)計(jì)上的困難，這必然要求高速 PCB 布局布線設(shè)計(jì)、信號(hào)完整性與可靠性設(shè)計(jì)等方面達(dá)到題的目標(biāo)是設(shè)計(jì)實(shí)現(xiàn)高性能、通用的數(shù)字信號(hào)處理平臺(tái)，則選必要采用適用于實(shí)時(shí)信號(hào)處理的多 DSP 并行計(jì)算結(jié)構(gòu)，并且用于不同數(shù)據(jù)處理方式的數(shù)據(jù)通道，因此 DSP 模塊的設(shè)計(jì)采行處理器，數(shù)據(jù)耦合方式為高速鏈路口與高速外部總線的混 3-2 所示。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TN911.72;TP332

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前3條

1 王報(bào)華;基于高頻雷達(dá)的信號(hào)處理板設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2011年

2 張志強(qiáng);某天氣雷達(dá)信號(hào)處理板的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2010年

3 劉亞;延遲線型SAW傳感器的解調(diào)算法研究[D];重慶大學(xué);2012年

本文編號(hào)：2626167