【摘要】： 數(shù)字信號(hào)處理器(DSP)是一種具有特殊結(jié)構(gòu)的微處理器,是數(shù)字信號(hào)處理技術(shù)的核心。YHFT-D4是本課題組研制的一款高性能32位DSP,它采用VLIW技術(shù),一拍內(nèi)最多可以發(fā)射8條指令。工作在250MHz時(shí),每秒最高可完成2000MIPS運(yùn)算,2000M個(gè)8位MAC運(yùn)算。乘法操作的性能是評(píng)價(jià)DSP性能的重要指標(biāo),論文使用全定制方法完成了YHFT-D4乘法部件的設(shè)計(jì)與實(shí)現(xiàn)。 YHFT-D4中設(shè)置了兩個(gè)獨(dú)立的乘法部件,每個(gè)乘法部件分兩級(jí)流水實(shí)現(xiàn)。在乘法器的設(shè)計(jì)中,充分吸收當(dāng)今先進(jìn)乘法器設(shè)計(jì)技術(shù)。如在部分積產(chǎn)生中采用有限符號(hào)擴(kuò)展技術(shù),改進(jìn)型Booth2編碼技術(shù),在部分積壓縮陣列中采用快速而且結(jié)構(gòu)規(guī)整的4-2樹形結(jié)構(gòu)。同時(shí),乘法器的流水線設(shè)計(jì)具有SIMD技術(shù)。在第二站求和運(yùn)算中,采用速度、面積、連線復(fù)雜度等綜合情況較優(yōu)的Han-Carlson點(diǎn)陣結(jié)構(gòu)。在邏輯電路設(shè)計(jì)中,論文提出改進(jìn)的電路結(jié)構(gòu),使信號(hào)與性能取得較好收益;尺寸參數(shù)定制中提出建構(gòu)模型的方法使整體性能得到進(jìn)一步優(yōu)化;版圖設(shè)計(jì)中,提出模塊化布局方法,很大的提高了版圖設(shè)計(jì)的規(guī)整性,可靠性。最后,設(shè)計(jì)實(shí)現(xiàn)后流片,為了能夠在功能和性能上都達(dá)到測(cè)試的目標(biāo),論文中提出一套測(cè)試方案。測(cè)試結(jié)果令人滿意,從而證明乘法器的性能在全定制方面的優(yōu)勢(shì),同時(shí)也間接證明了測(cè)試方案的正確性,實(shí)用性與簡(jiǎn)易性。 通過(guò)Synopsys公司的DC綜合工具,0.18μm CMOS工藝庫(kù),典型條件下(電源為1.8V、溫度25℃)進(jìn)行模擬分析,該乘法器的關(guān)鍵路徑延遲為4.2ns,頻率約為240MHz。而采用全定制方法設(shè)計(jì)實(shí)現(xiàn)的乘法器,在0.18μm工藝,典型條件下Hspice模擬結(jié)果(邏輯延遲)為1.88ns,約500MHz,對(duì)乘法器模塊流片后實(shí)測(cè)在400M到480M之間。在性能上取得了較大的改善。
【圖文】：

YHFT一D4的結(jié)構(gòu)框圖

一個(gè)既支持有符號(hào)數(shù)和無(wú)符號(hào)數(shù)的16位乘法器，需要產(chǎn)生9個(gè)部分積，如圖2.4所示。一個(gè)既支持有符號(hào)數(shù)和無(wú)符號(hào)數(shù)的8位的整數(shù)乘法，，需要產(chǎn)生5個(gè)部分積。然而，一個(gè)支持兩個(gè)8位整數(shù)乘法的SIMD乘法器，要產(chǎn)生10個(gè)部分積。SIMD乘法器的部分積如圖2.5所示。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2006
【分類號(hào)】：TP368.11

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 韓園園;YHFT-DX關(guān)鍵電路測(cè)試芯片的設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

2 劉驍;一款DSP硬核中加法器的全定制設(shè)計(jì)[D];西安電子科技大學(xué);2012年

本文編號(hào)：2619596