【摘要】：隨著片上多核處理器核數(shù)的持續(xù)增加,對片上緩存容量的需求越來越大,傳統(tǒng)的基于SRAM緩存所帶來的功耗開銷在多核處理器系統(tǒng)中所占比重越來越大。新型非易失性存儲器(Non-volatile Memory,NVM)具有非易失性、近零的泄漏功耗和高存儲密度等優(yōu)良特性,為片上緩存設計提供了新的思路,但其也存在寫延時大、寫功耗大和有限的寫壽命的問題等。因此,構建基于NVM與SRAM的混合緩存架構是一種更為合理的多核處理器緩存設計方法。本文針對基于一種新型非易失性存儲器STT-RAM與SRAM的片上三維多核處理器混合緩存架構生成與訪問機制展開研究。本文首先分析并建立了片上多核處理器的功耗、熱傳播以及新型非易失性存儲器的耐久性模型,在此基礎上提出了一種基于STT-RAM與SRAM的混合緩存架構優(yōu)化生成方法。該生成方法在滿足多核處理器系統(tǒng)最大溫度與NVM耐久性約束下,確定每級共享緩存層不同類型存儲器的最佳容量,以使得系統(tǒng)功耗開銷最小;并進一步考慮“暗硅”的影響,將每級緩存層最佳容量進行分配,確定每個緩存塊的打開關閉情況,得到最優(yōu)化的緩存塊布局�；贕em5仿真平臺通過實驗驗證,相比采用同等面積的SRAM的片上緩存架構,采用所提出生成方法生成的緩存架構的多核處理器系統(tǒng)功耗降低了28.9%,性能提升了44.81%。其次,本文提出了一種混合緩存架構動態(tài)生成策略。該策略在片上多核處理器運行過程中,監(jiān)測緩存塊當前的使用率與熱度指標,并與相應的閾值比較來判斷是否可能被打開或者關閉。然后將緩存塊進行優(yōu)先級判斷,并執(zhí)行打開關閉算法,最終確定需要打開或者關閉的緩存塊數(shù)目。本文還設計了指標采集器、讀寫命中率采集器和緩存塊優(yōu)先級判斷器,以較低的硬件開銷實現(xiàn)了動態(tài)生成策略。通過實驗仿真,相比固定的混合緩存架構,采用所提出策略生成的混合緩存架構功耗降低14%,性能僅降低6%。最后,基于前述所提出的混合緩存架構,提出了一種混合緩存的訪問機制。該訪問機制首先將緩存行劃分成了死亡行和寫頻繁行,然后根據(jù)這兩種類型的緩存行從緩存填充、緩存替換和數(shù)據(jù)遷移三個方面對傳統(tǒng)訪問機制進行了優(yōu)化。該訪問機制減少了不必要的緩存填充、優(yōu)化了緩存行的替換并減少了對STT-RAM的寫操作,從而降低了系統(tǒng)的功耗開銷并提升了性能。通過實驗仿真,在使用動態(tài)生成策略的情況下,相比于傳統(tǒng)的寫回訪問策略,所提出的訪問機制可以提升性能約24.1%,節(jié)省功耗約29%。
【圖文】：

處理器處理器核圖 1.3 使用三維集成電路技術的多核處理器架構圖片上網(wǎng)絡的三維多核處理器系統(tǒng)架構如圖 1.3 所示。于芯片的最底部，處理器層上的每一個節(jié)點內都包含。處理器層上面通過三維集成電路技術堆疊了多級共存層。緩存層內每個節(jié)點為一個緩存塊（Cache bank） 通信；層與層之間通過 TSV 互連。核處理器的緩存架構設計，即針對采用上述多層堆疊性存儲技術使用靜態(tài)隨機存儲器（Static RandomAccess Memory，器單元結構圖如圖1.4所示。

gem5模擬器圖 2.6 Gem5 仿真器結構圖行模式上，Gem5 支持兩種模式：系統(tǒng)調用模式（System-call，SE）和全ystem，F(xiàn)S）。在系統(tǒng)調用模式下，，Gem5 首先會按照用戶設置的系統(tǒng)配置來生，然后在該架構上執(zhí)行用戶所要運行的程序，并輸出仿真結果，但是系統(tǒng)調線程的功能。全系統(tǒng)模式下，Gem5 仿真器會加載指定的操作系統(tǒng)并完成初持中斷、異常、特權級別、I/O 等。但是正因為復雜，不是所有的指令集架模式。統(tǒng)的存儲模型上，Gem5 支持兩種緩存模式：傳統(tǒng)緩存（classic Cache）與 Ru，傳統(tǒng)緩存和 Ruby 不兼容。傳統(tǒng)緩存使用總線的方式將 Cache、CPU 和主uby 緩存是從 GEMS 仿真器中繼承而來的仿真模型，它包含具有支持不同替享 Cache 層次架構，多種一致性協(xié)議、互連拓撲結構、DMA 控制器和內存內部結構如圖 2.7 所示（來自 Gem5 官網(wǎng)）。本文所研究的片上多核處理器緩的互連拓撲結構而非總線互連，因此使用 Ruby 模型。
【學位授予單位】：南京航空航天大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TP333

【相似文獻】

相關期刊論文 前10條

1 ;面向多媒體及通信等領域的多核處理器[J];技術與市場;2015年02期

2 開磊;;多核處理器關鍵技術分析[J];大眾投資指南;2019年06期

3 ;最數(shù)字[J];飛碟探索;2016年07期

4 老虎;;嵌入式智能計算擴展多核處理器市場空間[J];電子產品世界;2014年05期

5 于伏亮;;一種有效的多核處理器計算模型設計與分析[J];信息與電腦(理論版);2013年11期

6 張洋;;虞志益:引領多核處理器創(chuàng)新之路[J];中國發(fā)明與專利;2013年01期

7 黃國睿;張平;魏廣博;;多核處理器的關鍵技術及其發(fā)展趨勢[J];計算機工程與設計;2009年10期

8 謝向輝;胡蘇太;李宏亮;;多核處理器及其對系統(tǒng)結構設計的影響[J];計算機科學與探索;2008年06期

9 ;多核處理器的軟件優(yōu)化[J];新電腦;2008年05期

10 許珊琳;;多核處理器——計算領域的又一次革命[J];中國集成電路;2006年05期

相關會議論文 前10條

1 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

2 劉磊;周慶;井蔚;劉冰;;基于多核處理器的網(wǎng)絡安全協(xié)議并行處理研究[A];第26次全國計算機安全學術交流會論文集[C];2011年

3 王力生;張欣;;基于多核處理器的動態(tài)負載平衡并行遺傳算法[A];全國第20屆計算機技術與應用學術會議（CACIS·2009）暨全國第1屆安全關鍵技術與應用學術會議論文集（上冊）[C];2009年

4 孟憲元;;異構多核處理器實現(xiàn)智能處理系統(tǒng)[A];第十屆全國信號和智能信息處理與應用學術會議專刊[C];2016年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實現(xiàn)和性能評估[A];中國通信學會信息通信網(wǎng)絡技術委員會2009年年會論文集（上冊）[C];2009年

6 方娟;張紅波;;多核處理器預取策略的研究[A];2010年全國開放式分布與并行計算機學術會議論文集[C];2010年

7 李建軍;吳家鑄;羅恒;;一種面向多核的高效硬件信號燈[A];第十九屆計算機工程與工藝年會暨第五屆微處理器技術論壇論文集[C];2015年

8 孟憲元;;為智能應用的異構多核處理FPGA[A];第十一屆全國信號和智能信息處理與應用學術會議�？痆C];2017年

9 周輝;晏磊;趙紅穎;高鵬騏;楊福興;;基于多核處理器DM270的高分辨率CMOS成像系統(tǒng)設計[A];中國感光學會第七次全國會員代表大會暨學術年會和第七屆青年學術交流會論文摘要集[C];2006年

10 劉瀟驍;余金山;劉蓬俠;趙振宇;方糧;潘文勝;歐陽海燕;;一種支持多核處理器掃描鏈低速與實速測試的時鐘控制電路[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

相關重要報紙文章 前10條

1 記者 曹繼軍 顏維琦;我國多核處理器研究實現(xiàn)新突破[N];光明日報;2012年

2 ;勤哲Excel服務器2013版強化多核處理器支持[N];電腦報;2013年

3 簡墨;新“硬”用風暴[N];電腦報;2009年

4 蔣楠;美國 青少年變身“多核處理器”[N];中國計算機報;2006年

5 MCU;RMI推出業(yè)內高性能的多核處理器[N];電子報;2009年

6 慶廣;多核處理器助力無線多媒體業(yè)務拓展[N];中國電子報;2009年

7 江南計算技術研究所 何正未;軟件滯后制約多核應用[N];計算機世界;2006年

8 本報記者 陳斌;多核處理器的未來路徑[N];計算機世界;2008年

9 李梅　編譯;多核處理器新年井噴[N];計算機世界;2007年

10 Hillstone首席軟件架構師 王鐘;多核是更好的選擇[N];網(wǎng)絡世界;2009年

相關博士學位論文 前10條

1 苑風凱;多核處理器末級私有高速緩存優(yōu)化技術研究[D];哈爾濱工業(yè)大學;2017年

2 蔣小文;多核實時系統(tǒng)的節(jié)能和可靠性優(yōu)化調度研究[D];浙江大學;2018年

3 李文U

本文編號：2613955