【摘要】：隨著片上多核處理器核數(shù)的持續(xù)增加,對片上緩存容量的需求越來越大,傳統(tǒng)的基于SRAM緩存所帶來的功耗開銷在多核處理器系統(tǒng)中所占比重越來越大。新型非易失性存儲器(Non-volatile Memory,NVM)具有非易失性、近零的泄漏功耗和高存儲密度等優(yōu)良特性,為片上緩存設(shè)計(jì)提供了新的思路,但其也存在寫延時(shí)大、寫功耗大和有限的寫壽命的問題等。因此,構(gòu)建基于NVM與SRAM的混合緩存架構(gòu)是一種更為合理的多核處理器緩存設(shè)計(jì)方法。本文針對基于一種新型非易失性存儲器STT-RAM與SRAM的片上三維多核處理器混合緩存架構(gòu)生成與訪問機(jī)制展開研究。本文首先分析并建立了片上多核處理器的功耗、熱傳播以及新型非易失性存儲器的耐久性模型,在此基礎(chǔ)上提出了一種基于STT-RAM與SRAM的混合緩存架構(gòu)優(yōu)化生成方法。該生成方法在滿足多核處理器系統(tǒng)最大溫度與NVM耐久性約束下,確定每級共享緩存層不同類型存儲器的最佳容量,以使得系統(tǒng)功耗開銷最小;并進(jìn)一步考慮“暗硅”的影響,將每級緩存層最佳容量進(jìn)行分配,確定每個(gè)緩存塊的打開關(guān)閉情況,得到最優(yōu)化的緩存塊布局�；贕em5仿真平臺通過實(shí)驗(yàn)驗(yàn)證,相比采用同等面積的SRAM的片上緩存架構(gòu),采用所提出生成方法生成的緩存架構(gòu)的多核處理器系統(tǒng)功耗降低了28.9%,性能提升了44.81%。其次,本文提出了一種混合緩存架構(gòu)動態(tài)生成策略。該策略在片上多核處理器運(yùn)行過程中,監(jiān)測緩存塊當(dāng)前的使用率與熱度指標(biāo),并與相應(yīng)的閾值比較來判斷是否可能被打開或者關(guān)閉。然后將緩存塊進(jìn)行優(yōu)先級判斷,并執(zhí)行打開關(guān)閉算法,最終確定需要打開或者關(guān)閉的緩存塊數(shù)目。本文還設(shè)計(jì)了指標(biāo)采集器、讀寫命中率采集器和緩存塊優(yōu)先級判斷器,以較低的硬件開銷實(shí)現(xiàn)了動態(tài)生成策略。通過實(shí)驗(yàn)仿真,相比固定的混合緩存架構(gòu),采用所提出策略生成的混合緩存架構(gòu)功耗降低14%,性能僅降低6%。最后,基于前述所提出的混合緩存架構(gòu),提出了一種混合緩存的訪問機(jī)制。該訪問機(jī)制首先將緩存行劃分成了死亡行和寫頻繁行,然后根據(jù)這兩種類型的緩存行從緩存填充、緩存替換和數(shù)據(jù)遷移三個(gè)方面對傳統(tǒng)訪問機(jī)制進(jìn)行了優(yōu)化。該訪問機(jī)制減少了不必要的緩存填充、優(yōu)化了緩存行的替換并減少了對STT-RAM的寫操作,從而降低了系統(tǒng)的功耗開銷并提升了性能。通過實(shí)驗(yàn)仿真,在使用動態(tài)生成策略的情況下,相比于傳統(tǒng)的寫回訪問策略,所提出的訪問機(jī)制可以提升性能約24.1%,節(jié)省功耗約29%。
【圖文】：

處理器處理器核圖 1.3 使用三維集成電路技術(shù)的多核處理器架構(gòu)圖片上網(wǎng)絡(luò)的三維多核處理器系統(tǒng)架構(gòu)如圖 1.3 所示。于芯片的最底部，處理器層上的每一個(gè)節(jié)點(diǎn)內(nèi)都包含。處理器層上面通過三維集成電路技術(shù)堆疊了多級共存層。緩存層內(nèi)每個(gè)節(jié)點(diǎn)為一個(gè)緩存塊（Cache bank） 通信；層與層之間通過 TSV 互連。核處理器的緩存架構(gòu)設(shè)計(jì)，即針對采用上述多層堆疊性存儲技術(shù)使用靜態(tài)隨機(jī)存儲器（Static RandomAccess Memory，器單元結(jié)構(gòu)圖如圖1.4所示。

gem5模擬器圖 2.6 Gem5 仿真器結(jié)構(gòu)圖行模式上，Gem5 支持兩種模式：系統(tǒng)調(diào)用模式（System-call，SE）和全ystem，F(xiàn)S）。在系統(tǒng)調(diào)用模式下，，Gem5 首先會按照用戶設(shè)置的系統(tǒng)配置來生，然后在該架構(gòu)上執(zhí)行用戶所要運(yùn)行的程序，并輸出仿真結(jié)果，但是系統(tǒng)調(diào)線程的功能。全系統(tǒng)模式下，Gem5 仿真器會加載指定的操作系統(tǒng)并完成初持中斷、異常、特權(quán)級別、I/O 等。但是正因?yàn)閺?fù)雜，不是所有的指令集架模式。統(tǒng)的存儲模型上，Gem5 支持兩種緩存模式：傳統(tǒng)緩存（classic Cache）與 Ru，傳統(tǒng)緩存和 Ruby 不兼容。傳統(tǒng)緩存使用總線的方式將 Cache、CPU 和主uby 緩存是從 GEMS 仿真器中繼承而來的仿真模型，它包含具有支持不同替享 Cache 層次架構(gòu)，多種一致性協(xié)議、互連拓?fù)浣Y(jié)構(gòu)、DMA 控制器和內(nèi)存內(nèi)部結(jié)構(gòu)如圖 2.7 所示（來自 Gem5 官網(wǎng)）。本文所研究的片上多核處理器緩的互連拓?fù)浣Y(jié)構(gòu)而非總線互連，因此使用 Ruby 模型。
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;面向多媒體及通信等領(lǐng)域的多核處理器[J];技術(shù)與市場;2015年02期

2 開磊;;多核處理器關(guān)鍵技術(shù)分析[J];大眾投資指南;2019年06期

3 ;最數(shù)字[J];飛碟探索;2016年07期

4 老虎;;嵌入式智能計(jì)算擴(kuò)展多核處理器市場空間[J];電子產(chǎn)品世界;2014年05期

5 于伏亮;;一種有效的多核處理器計(jì)算模型設(shè)計(jì)與分析[J];信息與電腦(理論版);2013年11期

6 張洋;;虞志益:引領(lǐng)多核處理器創(chuàng)新之路[J];中國發(fā)明與專利;2013年01期

7 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

8 謝向輝;胡蘇太;李宏亮;;多核處理器及其對系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的影響[J];計(jì)算機(jī)科學(xué)與探索;2008年06期

9 ;多核處理器的軟件優(yōu)化[J];新電腦;2008年05期

10 許珊琳;;多核處理器——計(jì)算領(lǐng)域的又一次革命[J];中國集成電路;2006年05期

相關(guān)會議論文 前10條

1 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢研究[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 劉磊;周慶;井蔚;劉冰;;基于多核處理器的網(wǎng)絡(luò)安全協(xié)議并行處理研究[A];第26次全國計(jì)算機(jī)安全學(xué)術(shù)交流會論文集[C];2011年

3 王力生;張欣;;基于多核處理器的動態(tài)負(fù)載平衡并行遺傳算法[A];全國第20屆計(jì)算機(jī)技術(shù)與應(yīng)用學(xué)術(shù)會議（CACIS·2009）暨全國第1屆安全關(guān)鍵技術(shù)與應(yīng)用學(xué)術(shù)會議論文集（上冊）[C];2009年

4 孟憲元;;異構(gòu)多核處理器實(shí)現(xiàn)智能處理系統(tǒng)[A];第十屆全國信號和智能信息處理與應(yīng)用學(xué)術(shù)會議專刊[C];2016年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實(shí)現(xiàn)和性能評估[A];中國通信學(xué)會信息通信網(wǎng)絡(luò)技術(shù)委員會2009年年會論文集（上冊）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會議論文集[C];2010年

7 李建軍;吳家鑄;羅恒;;一種面向多核的高效硬件信號燈[A];第十九屆計(jì)算機(jī)工程與工藝年會暨第五屆微處理器技術(shù)論壇論文集[C];2015年

8 孟憲元;;為智能應(yīng)用的異構(gòu)多核處理FPGA[A];第十一屆全國信號和智能信息處理與應(yīng)用學(xué)術(shù)會議專刊[C];2017年

9 周輝;晏磊;趙紅穎;高鵬騏;楊福興;;基于多核處理器DM270的高分辨率CMOS成像系統(tǒng)設(shè)計(jì)[A];中國感光學(xué)會第七次全國會員代表大會暨學(xué)術(shù)年會和第七屆青年學(xué)術(shù)交流會論文摘要集[C];2006年

10 劉瀟驍;余金山;劉蓬俠;趙振宇;方糧;潘文勝;歐陽海燕;;一種支持多核處理器掃描鏈低速與實(shí)速測試的時(shí)鐘控制電路[A];第十六屆計(jì)算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)重要報(bào)紙文章 前10條

1 記者 曹繼軍 顏維琦;我國多核處理器研究實(shí)現(xiàn)新突破[N];光明日報(bào);2012年

2 ;勤哲Excel服務(wù)器2013版強(qiáng)化多核處理器支持[N];電腦報(bào);2013年

3 簡墨;新“硬”用風(fēng)暴[N];電腦報(bào);2009年

4 蔣楠;美國 青少年變身“多核處理器”[N];中國計(jì)算機(jī)報(bào);2006年

5 MCU;RMI推出業(yè)內(nèi)高性能的多核處理器[N];電子報(bào);2009年

6 慶廣;多核處理器助力無線多媒體業(yè)務(wù)拓展[N];中國電子報(bào);2009年

7 江南計(jì)算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計(jì)算機(jī)世界;2006年

8 本報(bào)記者 陳斌;多核處理器的未來路徑[N];計(jì)算機(jī)世界;2008年

9 李梅　編譯;多核處理器新年井噴[N];計(jì)算機(jī)世界;2007年

10 Hillstone首席軟件架構(gòu)師 王鐘;多核是更好的選擇[N];網(wǎng)絡(luò)世界;2009年

相關(guān)博士學(xué)位論文 前10條

1 苑風(fēng)凱;多核處理器末級私有高速緩存優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2017年

2 蔣小文;多核實(shí)時(shí)系統(tǒng)的節(jié)能和可靠性優(yōu)化調(diào)度研究[D];浙江大學(xué);2018年

3 李文U

本文編號：2613955