【摘要】：伴隨著SOC設(shè)計方法發(fā)展,人們越來越重視基于IP核復(fù)用的設(shè)計,同時業(yè)界對于可復(fù)用的IP核的需求越來越強(qiáng)烈。微處理器和眾多電子產(chǎn)品中使用最多的存儲器部件就是有低功耗特點(diǎn)的靜態(tài)隨機(jī)存取存儲器SRAM。就目前的需求,采用硬件描述語言實(shí)現(xiàn)的靜態(tài)隨機(jī)存取存儲器SRAM已經(jīng)無法滿足當(dāng)前的設(shè)計要求,目前設(shè)計高速低功耗的SRAM存儲器多采用全定制設(shè)計的方法。 全定制設(shè)計的模塊具有一定的可配置性和可重用性,這就可以抵消全定制設(shè)計開銷大的缺點(diǎn),減小設(shè)計代價。因此,研究設(shè)計可配置結(jié)構(gòu)的SRAM IP核具有重要的使用價值和實(shí)踐意義。 本文采用全定制設(shè)計方法實(shí)現(xiàn)了一款16Kb的SRAM IP核。使用在0.5μmCMOS工藝下,完成了從電路設(shè)計、存儲器版圖設(shè)計、到投片驗(yàn)證以及最終IP化的完整設(shè)計流程。本文所提出的一種可配置譯碼結(jié)構(gòu)在不改變電路設(shè)計的基礎(chǔ)上實(shí)現(xiàn)64位和128位兩種位寬的數(shù)據(jù)讀寫。 此外,基于H樹的編譯器容量擴(kuò)展方法,是本文研究的一種具有低功耗特點(diǎn)的結(jié)構(gòu),優(yōu)化設(shè)計了針對本文需要的一種電流模式的敏感放大器,它的功耗僅為普通鎖存器結(jié)構(gòu)功耗的60%。 得出數(shù)據(jù)寫入延遲為1.85ns,數(shù)據(jù)的讀出數(shù)據(jù)延時為1.98ns, SRAM工作的平均功耗為39.55mW。訪問時間減小了12%,平均功耗減小了19%。
【學(xué)位授予單位】：湖南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP333;TN432

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 程文芳,盛柏楨;微波半導(dǎo)體功率器件及其應(yīng)用[J];電子與封裝;2003年01期

2 宗國翼,朱恩,李智群;可用于無線局域網(wǎng)802.11a標(biāo)準(zhǔn)的5-GHz CMOS功率放大器設(shè)計[J];電子器件;2005年01期

3 李輝,陳效建;匹配電路諧波特性對功率放大器性能的影響[J];固體電子學(xué)研究與進(jìn)展;2002年01期

4 鄭建彬,孟慶鼐,魏啟輔;微波功率放大器的小信號S參數(shù)設(shè)計方法[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2005年06期

，

本文編號：2606029