【摘要】： 靜態(tài)隨機(jī)存儲(chǔ)器作為集成電路不可缺少的一部分,得到了業(yè)界廣泛的重視和研究。 本論文的主題是如何設(shè)計(jì)一款高性能的靜態(tài)隨機(jī)存儲(chǔ)器。通過對(duì)存儲(chǔ)單元的研究以及外圍電路的設(shè)計(jì),本論文詳細(xì)介紹了怎樣有效提高存儲(chǔ)器的存取速度,同時(shí)降低功耗。 本論文首先介紹了存儲(chǔ)陣列劃分的原則,太大存儲(chǔ)容量的存儲(chǔ)器對(duì)存儲(chǔ)器的存取速度和功耗都是不利的,而太小存儲(chǔ)容量的存儲(chǔ)器會(huì)增加芯片成本。字線譯碼器直接關(guān)系著時(shí)鐘上升沿到字線開啟的延遲時(shí)間,因此設(shè)計(jì)一款高速的字線譯碼器是非常必要的。在深亞微米工藝水平下,互連線延遲超過了器件的延遲；可以通過合理加大與字線相連的金屬線的寬度來減小字線電阻,從而加快對(duì)字線的開啟速度,降低由于字線slew太差引起的功耗；又可以通過合理減小與位線相連的金屬線寬度來減小位線電容,從而加快對(duì)位線的放電速度。預(yù)充電電路和靈敏放大器的使用,大大減少了存儲(chǔ)器數(shù)據(jù)讀出的時(shí)間,電壓鎖存型的靈敏放大器由于具有面積小、速度快、靈敏度大的優(yōu)點(diǎn)而被廣泛應(yīng)用在存儲(chǔ)器中。 本論文設(shè)計(jì)了一款存儲(chǔ)容量為64Kb的靜態(tài)隨機(jī)存儲(chǔ)器,采用的是六管CMOS存儲(chǔ)單元,用65nm五層金屬單層多晶硅N阱CMOS工藝實(shí)現(xiàn)。通過版圖后仿真,發(fā)現(xiàn)從時(shí)鐘CLK高電平觸發(fā)到最終數(shù)據(jù)讀出信號(hào)RD,在SS corner、0.9V電源電壓、125℃條件下,用了1522ps。符合設(shè)計(jì)要求。
【圖文】：

片外高速緩沖存儲(chǔ)器廠商倒閉。嵌入式存儲(chǔ)器成為了主流廠商的主要選擇。據(jù)悉，，一顆CoreDuo處理器超過60%的面積由各種嵌入式SRAM如寄存器堆、一二級(jí)緩存組成，其存儲(chǔ)器部分版圖位置如圖1所示。圖1嵌入式存儲(chǔ)器在工 ntelPentium處理器中的位置嵌入式SRAM也一度成為先進(jìn)晶圓廠的工藝指標(biāo)衡量的標(biāo)桿。全球最大的半導(dǎo)體代工廠商臺(tái)積電(TSMC)在臺(tái)積電2009技術(shù)論壇上表示:全球視覺計(jì)算技術(shù)的

圖1.1電阻負(fù)載的四管存儲(chǔ)單元電路圖六管存儲(chǔ)單元也是目前最常用的存儲(chǔ)單元，是單端讀寫的存儲(chǔ)單元。六管存儲(chǔ)單元的電路結(jié)構(gòu)如圖1.2所示。它是靠具有正反饋特性的交叉禍合的反相器對(duì)
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP333

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 丁海濤;SRAM設(shè)計(jì)和Compiler技術(shù)[D];合肥工業(yè)大學(xué);2003年

本文編號(hào)：2605926