【摘要】： 單片微型計(jì)算機(jī)(單片機(jī))自問世以來,因其小巧靈活、成本低、控制能力強(qiáng)、易于產(chǎn)品化等優(yōu)勢,在社會(huì)各領(lǐng)域中得到廣泛的應(yīng)用。然而,隨著信息時(shí)代的到來,傳統(tǒng)單片機(jī)固有的結(jié)構(gòu)缺陷,使其呈現(xiàn)出諸多弊端。其速度、規(guī)模、性能等指標(biāo)越來越難以滿足用戶需求、因此單片機(jī)芯片的開發(fā),升級(jí)面臨著新的挑戰(zhàn)。進(jìn)入20世紀(jì)90年代后,可編程邏輯集成電路技術(shù)進(jìn)入飛速發(fā)展時(shí)期。器件的可編程門數(shù)超過了百萬門,并出現(xiàn)了內(nèi)嵌復(fù)雜功能模塊的SoPC(System on aProgramable Chip)。這種大規(guī)�？删幊踢壿嬓酒某霈F(xiàn)為單片機(jī)芯片重構(gòu)開辟了新的途徑。本課題就是要以FPGA/CPLD(Field Programmable GateArray/Complex Programmable Logic Device)器件作為載體,以現(xiàn)代EDA(Electronic Design Automatic)技術(shù)為手段,以實(shí)現(xiàn)一個(gè)與MCS-51系列單片機(jī)指令兼容的微控制器芯片的IP(Intellectual Property)核。本文主要研究了應(yīng)用EDA技術(shù)實(shí)現(xiàn)這一IP核的方法。 本文采用自頂向下(Top-down)的設(shè)計(jì)方法,根據(jù)設(shè)計(jì)流程,首先將單片機(jī)劃分成幾個(gè)大的模塊,再向下劃分成功能單一的模塊。然后運(yùn)用硬件描述語言VHDL(Very High Speed Integrated Circuit Hardware Description Language)對各個(gè)模塊進(jìn)行邏輯描述;同時(shí)應(yīng)用EDA集成開發(fā)工具M(jìn)AX+plusⅡ提供的時(shí)序模擬器對各個(gè)模塊(包括各子模塊和頂層模塊)的功能進(jìn)行軟件仿真。完成軟件仿真后下載到FPGA/CPLD器件中進(jìn)行硬件級(jí)的測試。課題采用GW48-CK型EDA實(shí)驗(yàn)箱對所設(shè)計(jì)的軟核模塊進(jìn)行硬件級(jí)的測試。箱內(nèi)的可編程邏輯器件是Altera公司的FLEX 10K(屬于FPGA類型)系列器件中的EPF10K10LC84-4。由于EPF10K10LC84-4器件的邏輯門有限,本文單獨(dú)完成了算術(shù)邏輯單元、定時(shí)器/計(jì)數(shù)器、串行口等模塊的硬件級(jí)測試。 本課題的研究表明,應(yīng)用EDA技術(shù)實(shí)現(xiàn)單片機(jī)結(jié)構(gòu)設(shè)計(jì)的方法是完全可行的。以FPGA/CPLD所構(gòu)造的單片機(jī)符合單片機(jī)快速、高效、小型、外圍電路內(nèi)裝化的發(fā)展趨勢。
【圖文】：

也就掌握了MCS一51。SFR存在于單片機(jī)中，實(shí)質(zhì)上一些具有特殊功能的RAM單元，其地址范圍為80H--FFH。特殊功能寄存器的總數(shù)為21個(gè)，離散的分布在該區(qū)域中，其中有些SFR還可以進(jìn)行位尋址。圖3一3是SFR的名稱及其分布124〕。表3一1列出了MCS一51所有特殊功能寄存器的符號(hào)、名稱以及對應(yīng)的字節(jié)地址，樸樸口工二仁習(xí)二工二巨江二工二作作作作作作作作作作作作作作作作作陽降薰遐髯鱗鴛。。。。。。。。。。。。。。即即口L仁一工一上一盆一J一J一J一盯 llllll一 一 !!!!!石o進(jìn)去竺蘭到星去塾經(jīng)壑蘭注些到人 少少朋朋L一L一上一上一蕊一二一二一習(xí)匕習(xí)即即即即即即即即即即即即即即皿1些經(jīng)絲絲絲些絲勝嬰望進(jìn)到階階階階階階階階即即!立J一上J局未一上一匕~二一~』一價(jià) {{}一 一一門門 門門朋l三班興三纓跳竺繆望絲到，咫 咫咫卿卿l一_l過一土-__立一過一一土一』鉀 {{{{{{{{{{{即L里當(dāng)鑒豎班竺蘭巴豎蘭叢鮮當(dāng)P，

一口民隊(duì)!.0【，二目圖4一 2Addsub多y，Addsub_0V一y和Addsub_CORE的符號(hào)文件圖件。這種符號(hào)文件就是一個(gè)元件，它將自動(dòng)加載在用戶的元件庫中，用戶隨時(shí)可以調(diào)用。ALU模塊中的加/減法器Addsub_core就是利用這兩個(gè)元件組合而成。組合的方式有兩種，一是利用MAX+pluSH中的圖形編輯器，運(yùn)用連線的方式實(shí)現(xiàn);二是運(yùn)用VHDL語言的元件例化語句實(shí)現(xiàn)。前者的優(yōu)點(diǎn)是直觀，對于簡單的器件，很比較容易看出電路的走向，但是對于輸入輸出端口較多的器件，，則顯得零亂，而且連線也很容易出錯(cuò)。對于輸入輸出端口較多的器件，后者則有其優(yōu)勢。本文中對底層元件的調(diào)用戶部采用vHDL語言的元件例化語句實(shí)現(xiàn)。使用這種方式
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP368.12

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 肖哲靖;用于8051單片機(jī)片上調(diào)試系統(tǒng)的硬件設(shè)計(jì)[D];華中科技大學(xué);2012年

本文編號(hào)：2589077