【摘要】： 單片微型計算機(單片機)自問世以來,因其小巧靈活、成本低、控制能力強、易于產品化等優(yōu)勢,在社會各領域中得到廣泛的應用。然而,隨著信息時代的到來,傳統(tǒng)單片機固有的結構缺陷,使其呈現出諸多弊端。其速度、規(guī)模、性能等指標越來越難以滿足用戶需求、因此單片機芯片的開發(fā),升級面臨著新的挑戰(zhàn)。進入20世紀90年代后,可編程邏輯集成電路技術進入飛速發(fā)展時期。器件的可編程門數超過了百萬門,并出現了內嵌復雜功能模塊的SoPC(System on aProgramable Chip)。這種大規(guī)�？删幊踢壿嬓酒某霈F為單片機芯片重構開辟了新的途徑。本課題就是要以FPGA/CPLD(Field Programmable GateArray/Complex Programmable Logic Device)器件作為載體,以現代EDA(Electronic Design Automatic)技術為手段,以實現一個與MCS-51系列單片機指令兼容的微控制器芯片的IP(Intellectual Property)核。本文主要研究了應用EDA技術實現這一IP核的方法。 本文采用自頂向下(Top-down)的設計方法,根據設計流程,首先將單片機劃分成幾個大的模塊,再向下劃分成功能單一的模塊。然后運用硬件描述語言VHDL(Very High Speed Integrated Circuit Hardware Description Language)對各個模塊進行邏輯描述;同時應用EDA集成開發(fā)工具MAX+plusⅡ提供的時序模擬器對各個模塊(包括各子模塊和頂層模塊)的功能進行軟件仿真。完成軟件仿真后下載到FPGA/CPLD器件中進行硬件級的測試。課題采用GW48-CK型EDA實驗箱對所設計的軟核模塊進行硬件級的測試。箱內的可編程邏輯器件是Altera公司的FLEX 10K(屬于FPGA類型)系列器件中的EPF10K10LC84-4。由于EPF10K10LC84-4器件的邏輯門有限,本文單獨完成了算術邏輯單元、定時器/計數器、串行口等模塊的硬件級測試。 本課題的研究表明,應用EDA技術實現單片機結構設計的方法是完全可行的。以FPGA/CPLD所構造的單片機符合單片機快速、高效、小型、外圍電路內裝化的發(fā)展趨勢。
【圖文】：

也就掌握了MCS一51。SFR存在于單片機中，實質上一些具有特殊功能的RAM單元，其地址范圍為80H--FFH。特殊功能寄存器的總數為21個，離散的分布在該區(qū)域中，其中有些SFR還可以進行位尋址。圖3一3是SFR的名稱及其分布124〕。表3一1列出了MCS一51所有特殊功能寄存器的符號、名稱以及對應的字節(jié)地址，樸樸口工二仁習二工二巨江二工二作作作作作作作作作作作作作作作作作陽降薰遐髯鱗鴛。。。。。。。。。。。。。。即即口L仁一工一上一盆一J一J一J一盯 llllll一 一 !!!!!石o進去竺蘭到星去塾經壑蘭注些到人 少少朋朋L一L一上一上一蕊一二一二一習匕習即即即即即即即即即即即即即即皿1些經絲絲絲些絲勝嬰望進到階階階階階階階階即即!立J一上J局未一上一匕~二一~』一價 {{}一 一一門門 門門朋l三班興三纓跳竺繆望絲到，咫 咫咫卿卿l一_l過一土-__立一過一一土一』鉀 {{{{{{{{{{{即L里當鑒豎班竺蘭巴豎蘭叢鮮當P，

一口民隊!.0【，二目圖4一 2Addsub多y，Addsub_0V一y和Addsub_CORE的符號文件圖件。這種符號文件就是一個元件，它將自動加載在用戶的元件庫中，用戶隨時可以調用。ALU模塊中的加/減法器Addsub_core就是利用這兩個元件組合而成。組合的方式有兩種，一是利用MAX+pluSH中的圖形編輯器，運用連線的方式實現;二是運用VHDL語言的元件例化語句實現。前者的優(yōu)點是直觀，對于簡單的器件，很比較容易看出電路的走向，但是對于輸入輸出端口較多的器件，，則顯得零亂，而且連線也很容易出錯。對于輸入輸出端口較多的器件，后者則有其優(yōu)勢。本文中對底層元件的調用戶部采用vHDL語言的元件例化語句實現。使用這種方式
【學位授予單位】：山東大學
【學位級別】：碩士
【學位授予年份】：2007
【分類號】：TP368.12

【引證文獻】

相關碩士學位論文 前1條

1 肖哲靖;用于8051單片機片上調試系統(tǒng)的硬件設計[D];華中科技大學;2012年

本文編號：2589077