【摘要】：目前的模型機(jī)控制器大多采用微程序控制方式,而組合邏輯控制方式執(zhí)行速度較快,在精簡(jiǎn)指令系統(tǒng)中被廣泛應(yīng)用。本文采用QuartusⅡ和Cyclone FPGA構(gòu)建模型機(jī)的組合邏輯控制器。首先,通過設(shè)計(jì)模型機(jī)的指令系統(tǒng)、指令流程、控制信號(hào)等,列出各控制信號(hào)的邏輯表達(dá)式,并對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn);其次,通過QuartusⅡ軟件,利用原理圖輸入法設(shè)計(jì)組合邏輯控制器的指令譯碼器和組合邏輯電路模塊,并搭配好各自的時(shí)序電路,形成完整的模型機(jī)控制器;最后把編譯好的原理圖文件下載到Altera DE2實(shí)驗(yàn)板上進(jìn)行驗(yàn)證。此設(shè)計(jì)應(yīng)用了可編程邏輯器件,提高了指令的執(zhí)行速度,增強(qiáng)了設(shè)計(jì)的靈活性,且將該控制器與運(yùn)算器等部件搭建,形成完整的模型機(jī)應(yīng)用于計(jì)算機(jī)組成原理課程的實(shí)驗(yàn)教學(xué)中,能很好地提高學(xué)生的思維能力和動(dòng)手能力。
【作者單位】： 河北工業(yè)大學(xué)計(jì)算機(jī)科學(xué)與軟件學(xué)院;河北工業(yè)大學(xué)電氣工程學(xué)院;
【基金】：國家自然科學(xué)青年基金資助項(xiàng)目(31100711) 河北省交通運(yùn)輸廳科學(xué)技術(shù)計(jì)劃項(xiàng)目(Y-2011087)
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 吳保榮;;基于CPLD電路實(shí)現(xiàn)組合邏輯RISC控制器的設(shè)計(jì)[J];湖北經(jīng)濟(jì)學(xué)院學(xué)報(bào)(人文社會(huì)科學(xué)版);2012年01期

2 吳秀敏;王曉蘭;高楊;安德勝;;EDA技術(shù)在計(jì)算機(jī)硬件設(shè)計(jì)中的應(yīng)用與研究[J];計(jì)算機(jī)與數(shù)字工程;2010年10期

3 張勝;胡建明;蔡虹;付娜;;基于FPGA技術(shù)的8位模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)[J];南昌航空大學(xué)學(xué)報(bào)(自然科學(xué)版);2010年03期

4 李濤;李欣光;任賽賽;;基于FPGA的模型計(jì)算機(jī)設(shè)計(jì)與實(shí)現(xiàn)[J];南開大學(xué)學(xué)報(bào)(自然科學(xué)版);2012年04期

5 戚梅;張鵬;東野長磊;;基于CPLD組合邏輯控制器模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J];實(shí)驗(yàn)室研究與探索;2010年07期

6 戚梅;張鵬;東野長磊;;模型機(jī)控制并行口的設(shè)計(jì)與實(shí)現(xiàn)[J];實(shí)驗(yàn)室研究與探索;2012年10期

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 戚梅;張鵬;;EDA技術(shù)在《計(jì)算機(jī)組成原理》實(shí)驗(yàn)教學(xué)中的應(yīng)用[J];電子設(shè)計(jì)工程;2011年17期

2 吳烈勇;;對(duì)計(jì)算機(jī)網(wǎng)絡(luò)的防御策略的描述語言的分析[J];電腦知識(shí)與技術(shù);2013年04期

3 張建妮;;基于FPGA的小數(shù)分頻器的設(shè)計(jì)與實(shí)現(xiàn)[J];電子世界;2014年15期

4 張建妮;;基于FPGA的8位移位相加型硬件乘法器的設(shè)計(jì)[J];智能計(jì)算機(jī)與應(yīng)用;2014年04期

5 馬玲;;基于FPGA和USB2.0的數(shù)據(jù)采集系統(tǒng)[J];電子世界;2014年17期

6 周月陽;陳波;;平鎖縫紉機(jī)運(yùn)動(dòng)控制卡設(shè)計(jì)[J];工業(yè)儀表與自動(dòng)化裝置;2014年05期

7 魏永智;;中職電工技能實(shí)訓(xùn)之合作小組教學(xué)模式探析[J];高考(綜合版);2014年12期

8 胡迎剛;;一種高性能、低成本FPGA仿真器電路再構(gòu)設(shè)計(jì)[J];電子制作;2014年19期

9 吳保榮;;基于CPLD電路實(shí)現(xiàn)組合邏輯RISC控制器的設(shè)計(jì)[J];湖北經(jīng)濟(jì)學(xué)院學(xué)報(bào)(人文社會(huì)科學(xué)版);2012年01期

10 吳保榮;;采用CPLD電路實(shí)現(xiàn)組合邏輯模型計(jì)算機(jī)[J];科技創(chuàng)業(yè)月刊;2012年11期

相關(guān)碩士學(xué)位論文 前10條

1 王曉東;基于組合邏輯控制器的模型機(jī)研究與實(shí)現(xiàn)[D];河北工業(yè)大學(xué);2012年

2 孫曉麗;基于FPGA的計(jì)算機(jī)組成原理教學(xué)實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)與開發(fā)[D];河北工業(yè)大學(xué);2012年

3 張學(xué)乾;墻紙印刷誤差檢測(cè)與處理系統(tǒng)[D];西安工程大學(xué);2013年

4 秦菁;基于Synopsys的8051單片機(jī)IP核的設(shè)計(jì)[D];華北電力大學(xué);2014年

5 聶媛媛;適用于基層現(xiàn)場(chǎng)的智能應(yīng)急通知系統(tǒng)的研究與開發(fā)[D];中國計(jì)量學(xué)院;2014年

6 陳龍;高精度測(cè)角系統(tǒng)數(shù)字閉環(huán)激磁電源設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

7 秦二強(qiáng);基于千兆以太網(wǎng)的16路高速數(shù)據(jù)采集卡的設(shè)計(jì)與實(shí)現(xiàn)[D];鄭州大學(xué);2014年

8 韓德s，

本文編號(hào)：2552099