【摘要】：針對現(xiàn)有的橢圓曲線算法系統(tǒng)級設(shè)計中開發(fā)周期長,以及不同模塊的性能開銷指標(biāo)不明確等問題,提出一種基于電子系統(tǒng)級(ESL)設(shè)計的軟硬件(HW/SW)協(xié)同設(shè)計方法。該方法通過分析SM2(Shang Mi2)算法原理與實現(xiàn)方式,研究了不同的軟硬件劃分方案,并采用統(tǒng)一建模語言System C對硬件模塊進(jìn)行周期精確級建模。通過模塊級與系統(tǒng)級兩層驗證比較軟硬件模塊執(zhí)行周期數(shù),得出最佳性能劃分方式。最后結(jié)合算法控制流程圖(CFG)與數(shù)據(jù)流程圖(DFG)將ESL模型轉(zhuǎn)化為寄存器傳輸級(RTL)模型進(jìn)行邏輯綜合與比較,得出在180 nm CMOS工藝,50 MHz頻率下,當(dāng)算法性能最佳時,點乘模塊執(zhí)行時間為20 ms,門數(shù)83 000,功耗約2.23 m W。實驗結(jié)果表明所提系統(tǒng)級架構(gòu)分析對基于橢圓曲線類加密芯片在性能、面積與功耗的評估優(yōu)勢明顯且適用性強,基于此算法的嵌入式系統(tǒng)芯片(So C)可根據(jù)性能與資源限制選擇合適的結(jié)構(gòu)并加以應(yīng)用。
[Abstract]:In order to solve the problems of long development cycle and unclear performance overhead of different modules in the existing Elliptic Curve algorithm (Elliptic Curve algorithm) system level design, a software and hardware (HW/SW) co-design method based on electronic system level (ESL) design is proposed. By analyzing the principle and implementation of SM2 (Shang Mi2) algorithm, different software and hardware partition schemes are studied, and System C is used to model the hardware module at the periodic and accurate level. Through the verification and comparison of the execution cycle of software and hardware modules at the module level and the system level, the optimal performance partition method is obtained. Finally, the ESL model is transformed into register transfer level (RTL) model by combining the algorithm control flow chart (CFG) and the data flow chart (DFG) to synthesize and compare the logic. It is concluded that when the algorithm performance is the best, the point multiplication module execution time is 20 ms, gate number 83 000, and the power consumption is about 2.23 MW at 180 nm CMOS process and 50 MHz frequency. The experimental results show that the proposed system-level architecture analysis has obvious advantages and strong applicability in evaluating the performance, area and power consumption of the Elliptic Curve encryption chip. The embedded system chip (So C) based on this algorithm can select the appropriate structure according to the performance and resource constraints and apply it.
【作者單位】： 湖南大學(xué)物理與微電子科學(xué)學(xué)院;湖南大學(xué)信息科學(xué)與工程學(xué)院;
【基金】：國家自然科學(xué)基金資助項目(61300037)
【分類號】：TP309;TP368.1

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 張麗娜;陳建華;黃尹;胡進(jìn);;橢圓曲線密碼SOC的研究與設(shè)計[J];華中科技大學(xué)學(xué)報(自然科學(xué)版);2008年11期

2 游余新;;基于ESL設(shè)計方法學(xué)的SOC設(shè)計[J];中國集成電路;2011年09期

3 周發(fā)旺;史再峰;郭煒;劉睿;;高并行可配置的GF(p)域ECC處理器[J];計算機工程;2012年16期

4 徐勁松;王志新;嚴(yán)迎建;;ECC專用指令處理器軟硬件協(xié)同設(shè)計[J];計算機工程與設(shè)計;2012年03期

【共引文獻(xiàn)】

相關(guān)期刊論文 前4條

1 程明智;周由勝;辛陽;楊義先;;GF(2~(192))域上ECC加密的FPGA實現(xiàn)[J];華中科技大學(xué)學(xué)報(自然科學(xué)版);2009年10期

2 游余新;;復(fù)雜SOC的軟硬件協(xié)同驗證解決方案[J];中國集成電路;2013年Z1期

3 魏先民;;改進(jìn)的ECC算法在網(wǎng)絡(luò)信息安全中的研究[J];計算機科學(xué);2013年01期

4 吳紫盛;李源;楊群;何虎;;基于LISA語言的DSP高效建模方法[J];計算機工程與設(shè)計;2015年02期

相關(guān)碩士學(xué)位論文 前8條

1 范婧;可支持腳本的仿真平臺構(gòu)建方法的研究[D];華北電力大學(xué);2012年

2 周紅月;SoC系統(tǒng)級建模與仿真平臺的設(shè)計與研究[D];天津大學(xué);2012年

3 馬貝貝;智能卡安全協(xié)議研究與實現(xiàn)[D];華中科技大學(xué);2013年

4 趙開蘭;靈活可配的大數(shù)運算架構(gòu)設(shè)計[D];浙江大學(xué);2014年

5 靳偉偉;基于FPGA的非線性預(yù)測控制器設(shè)計與實現(xiàn)[D];吉林大學(xué);2014年

6 胡堯;數(shù)字版權(quán)交易用戶端可信計數(shù)器設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2014年

7 裴斐;移動數(shù)字簽名平臺的研究與實現(xiàn)[D];北京郵電大學(xué);2014年

8 于哲;新一代移動安全存儲控制SoC芯片設(shè)計[D];天津大學(xué);2014年

【二級參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 任坤;嚴(yán)曉浪;孫玲玲;;ASIP編譯器設(shè)計和實現(xiàn)[J];電路與系統(tǒng)學(xué)報;2009年06期

2 沈鉦;孫義和;;一種支持同時多線程的VLIW DSP架構(gòu)[J];電子學(xué)報;2010年02期

3 鄭俊杰;陸虎敏;方向忠;;基于自適應(yīng)插值算法的視頻圖像縮放技術(shù)及其FPGA實現(xiàn)[J];航空電子技術(shù);2008年02期

4 游余新;;利用Mentor高層次綜合技術(shù)(Catapult Synthesis)快速實現(xiàn)復(fù)雜DSP算法[J];中國集成電路;2007年05期

5 王培東;李鋒偉;楊俊成;;一種融合FPGA和ISS技術(shù)的軟硬件協(xié)同驗證方法[J];計算機工程與應(yīng)用;2009年30期

6 朱華;周玉潔;;素域上橢圓曲線密碼IP的高效VLSI實現(xiàn)[J];計算機工程;2008年16期

7 蔡亮;戴紫彬;陳璐;;一種通用ECC協(xié)處理器的設(shè)計與實現(xiàn)[J];計算機工程;2009年04期

8 鮑華;洪一;郭二輝;;面向SoC的軟硬件協(xié)同驗證平臺設(shè)計[J];計算機工程;2009年08期

9 沈弼龍;趙鵬;陳旭燦;李思昆;;面向?qū)Ｓ锰幚砥髦噶罴O(shè)計的應(yīng)用特征分析方法研究與實現(xiàn)[J];計算機工程與科學(xué);2009年S1期

10 趙學(xué)秘;王志英;岳虹;陸洪毅;戴葵;;TTA-EC:一種基于傳輸觸發(fā)體系結(jié)構(gòu)的ECC整體算法處理器[J];計算機學(xué)報;2007年02期

相關(guān)會議論文 前1條

1 游余新;;利用面向?qū)ο蠹夹g(shù)進(jìn)行可配置的FFT IP設(shè)計與實現(xiàn)[A];第五屆中國通信集成電路技術(shù)與應(yīng)用研討會會議文集[C];2007年

相關(guān)碩士學(xué)位論文 前3條

1 張軍;ECC協(xié)處理器專用指令與可重構(gòu)單元設(shè)計技術(shù)研究[D];解放軍信息工程大學(xué);2010年

2 蔡亮;雙域ECC協(xié)處理器體系結(jié)構(gòu)研究與設(shè)計[D];解放軍信息工程大學(xué);2008年

3 蔡昌曙;基于F_2~m域的圓錐曲線數(shù)乘算法與混合加密的研究與實現(xiàn)[D];云南師范大學(xué);2008年

，

本文編號：2504605